- 您現(xiàn)在的位置：買賣IC網 > PDF目錄97917 > EP20K160ERC240-3ES 5V, Byte Alterable EEPROM; Temperature Range: -40°C to 85°C; Package: 32-PLCC PDF資料下載
參數(shù)資料
| 型號： | EP20K160ERC240-3ES |
| 英文描述： | 5V, Byte Alterable EEPROM; Temperature Range: -40°C to 85°C; Package: 32-PLCC |
| 中文描述： | FPGA的 |
| 文件頁數(shù)： | 80/114頁 |
| 文件大?。?/td> | 1623K |
| 代理商： | EP20K160ERC240-3ES |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁當前第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁
68
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
1
For DC Operating Specifications on APEX 20KE I/O standards,
please refer to Application Note 117 (Using Selectable I/O Standards
in Altera Devices).
Notes to tables:
(1)
See the Operating Requirements for Altera Devices Data Sheet.
(2)
Minimum DC input is –0.5 V. During transitions, the inputs may undershoot to –0.5 V or overshoot to 4.6 V for
input currents less than 100 mA and periods shorter than 20 ns.
(3)
Numbers in parentheses are for industrial-temperature-range devices.
(4)
Maximum VCC rise time is 100 ms, and VCC must rise monotonically.
(5)
All pins, including dedicated inputs, clock, I/O, and JTAG pins, may be driven before VCCINT and VCCIO are
powered.
(6)
Typical values are for TA = 25° C, VCCINT = 1.8 V, and VCCIO = 1.8V, 2.5V or 3.3V.
(7)
These values are specified under the APEX 20KE device recommended operating conditions, shown in Table 28 on
(8)
The APEX 20KE input buffers are compatible with 1.8-V, 2.5-V and 3.3-V (LVTTL and LVCMOS) signals.
Additionally, the input buffers are 3.3-V PCI compliant. Input buffers also meet specifications for GTL+, CTT, AGP,
SSTL-2, SSTL-3, and HSTL.
(9)
The IOH parameter refers to high-level TTL, PCI, or CMOS output current.
(10) The IOL parameter refers to low-level TTL, PCI, or CMOS output current. This parameter applies to open-drain pins
as well as output pins.
(11) This value is specified for normal device operation. The value may vary during power-up.
(12) Pin pull-up resistance values will be lower if an external source drives the pin higher than VCCIO.
(13) Capacitance is sample-tested only.
compliance on APEX 20K devices.
Table 34. APEX 20KE Device Capacitance
Symbol
Parameter
Conditions
Min
Max
Unit
CIN
Input capacitance
VIN = 0 V, f = 1.0 MHz
8
pF
CINCLK
Input capacitance on dedicated
clock pin
VIN = 0 V, f = 1.0 MHz
12
pF
COUT
Output capacitance
VOUT = 0 V, f = 1.0 MHz
8
pF
相關PDF資料 |
PDF描述 |
|---|---|
| EP20K160ERI208-1ES | 5V, Byte Alterable EEPROM; Temperature Range: -40°C to 85°C; Package: 32-PLCC |
| EP20K160ERI208-2ES | 5V, Byte Alterable EEPROM; Temperature Range: -55°C to 125°C; Package: 32-PLCC |
| EP20K200BC356-3ES | FPGA |
| EP20K200BI356-1ES | 5V, Byte Alterable EEPROM; Temperature Range: 0°C to 70°C; Package: 32-PLCC T&R |
| EP20K200BI356-2ES | FPGA |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| EP20K160ERI208-1ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K160ERI208-2ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K160ERI208-3ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K160ERI240-1ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K160ERI240-2ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
發(fā)布緊急采購，3分鐘左右您將得到回復。