參數(shù)資料
型號: EP20K100RI240-2
英文描述: Field Programmable Gate Array (FPGA)
中文描述: 現(xiàn)場可編程門陣列(FPGA)
文件頁數(shù): 112/114頁
文件大小: 1623K
代理商: EP20K100RI240-2
Altera Corporation
97
APEX 20K Programmable Logic Device Family Data Sheet
Table 80. EP20K200E Minimum Pulse Width Timing Parameters
Symbol
-1
-2
-3
Unit
Min
Max
Min
Max
Min
Max
tCH
1.36
2.44
2.65
ns
tCL
1.36
2.44
2.65
ns
tCLRP
0.18
0.19
0.21
ns
tPREP
0.18
0.19
0.21
ns
tESBCH
1.36
2.44
2.65
ns
tESBCL
1.36
2.44
2.65
ns
tESBWP
1.18
1.48
1.76
ns
tESBRP
0.95
1.17
1.41
ns
Table 81. EP20K200E External Timing Parameters
Symbol
-1
-2
-3
Unit
Min
Max
Min
Max
Min
Max
tINSU
2.24
2.35
2.47
ns
tINH
0.00
ns
tOUTCO
2.00
5.12
2.00
5.62
2.00
6.11
ns
tINSUPLL
2.13
2.07
-
ns
tINHPLL
0.00
-
ns
tOUTCOPLL
0.50
3.01
0.50
3.36
-
ns
相關PDF資料
PDF描述
EP20K100RI240-2ES FPGA
EP20K100RI240-3 Field Programmable Gate Array (FPGA)
EP20K100RI240-3ES FPGA
EP20K100TC144-1 Field Programmable Gate Array (FPGA)
EP20K1500EBC652-3ES FPGA
相關代理商/技術參數(shù)
參數(shù)描述
EP20K100RI240-2ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K100RI240-3 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
EP20K100RI240-3ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K100TC144-1 功能描述:FPGA - 現(xiàn)場可編程門陣列 CPLD - APEX 20K 416 Macro 101 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP20K100TC144-1ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA