參數(shù)資料
型號: EP20K100RC240-1
英文描述: 8-Bit Video Analog Front End (AFE) with Measurement and Auto-Adjust Features; Temperature Range: 0&degC to 70°C; Package: 80-EPTQFP
中文描述: 現(xiàn)場可編程門陣列(FPGA)
文件頁數(shù): 9/114頁
文件大?。?/td> 1623K
代理商: EP20K100RC240-1
106
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Tables 101 through 106 describe fMAX LE Timing Microparameters, fMAX
ESB Timing Microparameters, fMAX Routing Delays, Minimum Pulse
Width Timing Parameters, External Timing Parameters, and External
Bidirectional Timing Parameters for EP20K1000E APEX 20KE devices.
Table 101. EP20K1000E fMAX LE Timing Microparameters
Symbol
-1 Speed Grade
-2 Speed Grade
-3 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
tSU
0.16
0.15
ns
tH
0.27
0.29
0.33
ns
tCO
0.24
0.30
0.40
ns
tLUT
0.69
0.87
1.15
ns
Table 102. EP20K1000E fMAX ESBTiming Microparameters
Symbol
-1 Speed Grade
-2 Speed Grade
-3 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
tESBARC
1.39
1.76
2.32
ns
tESBSRC
2.26
2.74
3.46
ns
tESBAWC
3.08
3.90
5.13
ns
tESBSWC
3.38
4.03
4.99
ns
tESBWASU
1.35
1.71
2.25
ns
tESBWAH
0.00
ns
tESBWDSU
1.48
1.87
2.46
ns
tESBWDH
0.00
ns
tESBRASU
1.36
1.72
2.26
ns
tESBRAH
0.00
ns
tESBWESU
1.38
1.86
2.58
ns
tESBDATASU
-0.13
0.07
0.37
ns
tESBWADDRSU
0.12
0.38
0.77
ns
tESBRADDRSU
0.16
0.43
0.83
ns
tESBDATACO1
1.00
1.11
1.28
ns
tESBDATACO2
2.20
2.79
3.66
ns
tESBDD
3.08
3.90
5.13
ns
tPD
1.50
1.90
2.49
ns
tPTERMSU
0.80
1.14
1.66
ns
tPTERMCO
0.99
1.10
1.26
ns
相關(guān)PDF資料
PDF描述
EP20K400EFI672-2ES FPGA
EP20K400EFI672-3ES FPGA
EP20K600CF1020I8ES RTC Module With CPU Supervisor
EP20K600CF1020I9ES ASIC
EP20K600CF33C7 FPGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EP20K100RC240-1ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K100RC240-2 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
EP20K100RC240-2ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K100RC240-3 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
EP20K100RC240-3ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA