- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377000 > DSP56367P (飛思卡爾半導(dǎo)體(中國)有限公司) 24-Bit Audio Digital Signal Processor PDF資料下載
參數(shù)資料
| 型號： | DSP56367P |
| 廠商： | 飛思卡爾半導(dǎo)體(中國)有限公司 |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | 24-Bit Audio Digital Signal Processor |
| 中文描述： | 24位音頻數(shù)字信號處理器 |
| 文件頁數(shù)： | 67/100頁 |
| 文件大?。?/td> | 1039K |
| 代理商： | DSP56367P |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁當(dāng)前第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁
Serial Host Interface (SHI) I
2
C Protocol Timing
DSP56367 Technical Data, Rev. 2.1
Freescale Semiconductor
3-43
175 SCL low period
T
LOW
4.7
—
1.3
—
μ
s
176 SCL high period
T
HIGH
4.0
—
1.3
—
μ
s
177 SCL and SDA rise time
T
R
—
1000
20 + 0.1
×
C
b
300
ns
178 SCL and SDA fall time
T
F
—
300
20 + 0.1
×
C
b
300
ns
179 Data set-up time
T
SU;DAT
250
—
100
—
ns
180 Data hold time
T
HD;DAT
0.0
—
0.0
0.9
μ
s
181 DSP clock frequency
Filters bypassed
Narrow filters enabled
Wide filters enabled
F
DSP
10.6
11.8
13.1
—
—
—
28.5
39.7
61.0
—
—
—
MHz
182 SCL low to data out valid
T
VD;DAT
—
3.4
—
0.9
μ
s
183 Stop condition setup time
T
SU;STO
4.0
—
0.6
—
μ
s
184 HREQ in deassertion to last SCL edge (HREQ in set-up
time)
t
SU;RQI
0.0
—
0.0
—
ns
186 First SCL sampling edge to HREQ output deassertion
2
Filters bypassed
Narrow filters enabled
Wide filters enabled
T
NG;RQO
2
×
T
C
+ 30
2
×
T
C
+ 120
2
×
T
C
+ 208
—
—
—
50
140
228
—
—
—
50
140
228
ns
187 Last SCL edge to HREQ output not deasserted
2
Filters bypassed
Narrow filters enabled
Wide filters enabled
T
AS;RQO
2
×
T
C
+ 30
2
×
T
C
+ 80
2
×
T
C
+ 135
50
100
155
—
—
—
50
100
155
—
—
—
ns
188 HREQ in assertion to first SCL edge
Filters bypassed
Narrow filters enabled
Wide filters enabled
T
AS;RQI
0.5
×
T
I
2
CCP
-
0.5
×
T
C
- 21
4327
4282
4238
—
—
—
927
882
838
—
—
—
ns
187 First SCL edge to HREQ in not asserted (HREQ in hold
time.)
t
HO;RQI
0.0
—
0.0
—
ns
1
V
CC
= 1.8 V ± 5%; T
J
= –40°C to +95°C, C
L
= 50 pF
2
Pull-up resistor: R
P (min)
= 1.5 kOhm
3
Capacitive load: C
b (max)
= 400 pF
4
It is recommended to enable the wide filters when operating in the I
2
C Standard Mode.
5
The timing values are derived from frequencies not exceeding 100 MHz.
6
It is recommended to enable the narrow filters when operating in the I
2
C Fast Mode.
Table 3-17 SHI I
2
C Protocol Timing (continued)
Standard I
2
C
No.
Characteristics
1, 2, 3
Symbol/
Expression
Standard
4, 5
Fast-Mode
5, 6
Unit
Min
Max
Min
Max
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP56367UM | 24-Bit Audio Digital Signal Processor |
| DSP56600 | Implementing Viterbi Decoders Using the VSL Instruction on DSP Families |
| DSP56852E | 16-bit Digital Signal Controllers |
| DSP56852VFE | 16-bit Digital Signal Controllers |
| DSP56853E | 16-bit Digital Signal Controllers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56367UM | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:24-Bit Audio Digital Signal Processor |
| DSP56371 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:high density CMOS device |
| DSP56371AF180 | 制造商:Freescale Semiconductor 功能描述: |
| DSP56371D | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:high density CMOS device |
| DSP56371UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:DSP56371UM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。