- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376723 > DJLXTPED0SE001 (Intel Corp.) Advanced 8-Port 10/100 Mbps PHY Transceivers PDF資料下載
參數(shù)資料
| 型號： | DJLXTPED0SE001 |
| 廠商： | Intel Corp. |
| 英文描述： | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| 中文描述： | 先進(jìn)的8端口10/100 Mbps的物理層收發(fā)器 |
| 文件頁數(shù)： | 205/226頁 |
| 文件大?。?/td> | 1575K |
| 代理商： | DJLXTPED0SE001 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁當(dāng)前第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁
LXT9785 and LXT9785E Advanced 8-Port 10/100 Mbps PHY Transceivers
Datasheet
Document Number: 249241
Revision Number: 007
Revision Date: August 28, 2003
207
Table 91. Auto-Negotiation Link Partner Next Page Receive Register (Address 8)
Bit
Name
Description
Type
1
Default
2
15
Next Page
(NP)
0 = Link partner has no additional next pages to send
1 = Link partner has additional next pages to send
R
0
14
Acknowledge
(ACK)
0 = Link partner has not received Link Code Word from
the LXT9785/LXT9785E
1 = Link partner has received Link Code Word from the
LXT9785/LXT9785E
R
0
13
Message Page
(MP)
0 = Page sent by the link partner is an unformatted page
1 = Page sent by the link partner is a message page
R
0
12
Acknowledge 2
(ACK2)
0 = Link partner cannot comply with the message
1 = Link partner complies with the message
R
0
11
Toggle
(T)
0 = Previous value of the transmitted Link Code Word
equalled logic one
1 = Previous value of the transmitted Link Code Word
equalled logic zero
R
0
10:0
Message/
Unformatted
Code Field
MP = 1: Code interpreted as message page
MP = 0: Code interpreted as unformatted page
R
0x000
1. R = Read Only
2. Default value at the start of auto-negotiation code word transmission.
Table 92. Port Configuration Register (Address 16, Hex 10) (Sheet 1 of 2)
Bit
Name
Description
Type
1
Default
15
Reserved
Write as 0, ignore on Read
R/W
0
14
Link Disable
0 = Normal operation
1 = Force link pass (sets appropriate registers and LEDs
to pass)
Note:
Setting this bit in 100 Mbps mode by-passes the
descrambler lock requirement to establish link and forces
the link to the link-good state. Setting this bit produces
unreliable results if the descrambler is not locked,
R/W
0
13
Transmit Disable
0 = Normal operation
1 = Disable twisted-pair transmitter
R/W
0
12
Bypass Scramble
(100BASE-TX)
0 = Normal operation
1 = Bypass scrambler and descrambler
R/W
0
11
Reserved
Write as 0, ignore on Read
R/W
0
10
Jabber
(10BASE-T)
0 = Normal operation
1 = Jabber function is enabled; however, jabber status
reporting to Register bit 1.1 is disabled
R/W
0
1. R/W = Read/Write
2. LSHR = Default value is derived from a single device input pin state or a group of device input pin states as
the pin(s) are latched at startup or hardware reset.
3. The default value of Register bit 16.0 is determined by the G_FX/TP pin.
If G_FX/TP is tied Low, the default value of Register bit 16.0 = 0. If G_FX/TP is not tied Low, the default
value of Register bit 16.0 = 1. The BGA15 package does not have a G_FX/TP hardware configuration pin.
4. The default value of Register bit 16.5 is determined by the PREASEL pin. The BGA15 package does not
have a PREASEL hardware configuration pin and has a default of 0.
5. The BGA15 package does not support fiber. Default for the BGA15 package is 0.
6. NA means the bits do not have a default value and may initially contain any value.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DJIXEPAD0QE000 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXEPAD0QE001 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXEPAD0SE000 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXEPAD0SE001 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJIXEPCD0QE000 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DJMD5628DLB | 功能描述:IC 3.3V 5628 DSP 100-LQFP RoHS:否 類別:集成電路 (IC) >> 專用 IC 系列:* 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- 類型:調(diào)幀器 應(yīng)用:數(shù)據(jù)傳輸 安裝類型:表面貼裝 封裝/外殼:400-BBGA 供應(yīng)商設(shè)備封裝:400-PBGA（27x27） 包裝:散裝 |
| DJMT352 | 制造商:Intel 功能描述: |
| DJN003A | 制造商:ADAM-TECH 制造商全稱:Adam Technologies, Inc. 功能描述:CIRCULAR DIN JACKS PC BOARD AND PANEL MOUNT |
| DJN003B | 制造商:ADAM-TECH 制造商全稱:Adam Technologies, Inc. 功能描述:CIRCULAR DIN JACKS PC BOARD AND PANEL MOUNT |
| DJN004A | 制造商:ADAM-TECH 制造商全稱:Adam Technologies, Inc. 功能描述:CIRCULAR DIN JACKS PC BOARD AND PANEL MOUNT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。