- 您現在的位置：買賣IC網 > PDF目錄376724 > DJLXTECD0SE001 (Intel Corp.) Advanced 8-Port 10/100 Mbps PHY Transceivers PDF資料下載
參數資料
| 型號： | DJLXTECD0SE001 |
| 廠商： | Intel Corp. |
| 英文描述： | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| 中文描述： | 先進的8端口10/100 Mbps的物理層收發(fā)器 |
| 文件頁數： | 149/226頁 |
| 文件大?。?/td> | 1575K |
| 代理商： | DJLXTECD0SE001 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁當前第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁
LXT9785 and LXT9785E Advanced 8-Port 10/100 Mbps PHY Transceivers
Datasheet
Document Number: 249241
Revision Number: 007
Revision Date: August 28, 2003
151
4.10.2
Dribble Bits
The LXT9785/LXT9785E device handles dribble bits in all modes. If one through four dribble bits
are received, the nibble is passed across the RMII. If five through seven dribble bits are received,
the second nibble is not sent onto the RMII bus.
4.10.3
Link Test
The LXT9785/LXT9785E always transmits link pulses in 10T mode. When enabled, the link test
function monitors the connection for link pulses. Once link pulses are detected, data transmission is
enabled and remains enabled as long as either the link pulses or data transmission continue. If link
pulses stop, the data transmission is disabled.
If the link test function is disabled, the LXT9785/LXT9785E transmits to the connection regardless
of detected link pulses. The link test function is disabled by setting Register bit 16.14 = 1.
4.10.3.1
Link Failure
Link failure occurs if Link Test is enabled and link pulses or packets stop being received. If this
condition occurs, the LXT9785/LXT9785E returns to the auto-negotiation phase if auto-
negotiation is enabled.
4.10.4
Jabber
If a transmission exceeds the jabber timer, the LXT9785/LXT9785E disables the transmit and
loopback functions and the Collision Status bit (Register bit 17.11) is set regardless of duplex. The
jabber timer, according to the IEEE standard, must be between 20 ms to 150 ms. The RMII does
not include a Jabber pin, but the MAC may read Register 1 to determine jabber status. The
LXT9785/LXT9785E automatically exits jabber mode after the unjab time expires. This function is
disabled by setting Register bit 16.10 = 1.
相關PDF資料 |
PDF描述 |
|---|---|
| DJLXTEED0QE000 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJLXTEED0QE001 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJLXTEED0SE000 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJLXTEED0SE001 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJLXTLAD0QE000 | Advanced 8-Port 10/100 Mbps PHY Transceivers |
相關代理商/技術參數 |
參數描述 |
|---|---|
| DJLXTEED0QE000 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJLXTEED0QE001 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJLXTEED0SE000 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJLXTEED0SE001 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers |
| DJLXTLAD0QE000 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers |
發(fā)布緊急采購，3分鐘左右您將得到回復。