- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367000 > CYS25G0101DX Physical Layer Devices PDF資料下載
參數(shù)資料
| 型號(hào)： | CYS25G0101DX |
| 英文描述： | Physical Layer Devices |
| 中文描述： | 物理層設(shè)備 |
| 文件頁(yè)數(shù)： | 2/15頁(yè) |
| 文件大?。?/td> | 212K |
| 代理商： | CYS25G0101DX |
第1頁(yè)當(dāng)前第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)
CYS25G0101DX
Document #: 38-02009 Rev. *J
Page 2 of 15
CDR PLL allows loop-timed operation of the transmit data path
while still meeting all Bellcore and ITU jitter requirements.
Multiple loopback and loop-through modes are available for
both diagnostic and normal operation. For systems containing
redundant SONET rings that are maintained in standby, the
CYS25G0101DX may also be dynamically powered down to
conserve system power.
16
TXD[15:0]
Input
Register
Shifter
Logic Block Diagram
TXCLKI
LOCKREF
TX PLL
X16
FIFO
IN
±
OUT
±
÷
16
(155.52 MHz)
LOOPTIME
TX Bit-Clock
REFCLK
±
DIAGLOOP
LINELOOP
LOOPA
16
Output
Register
RXD[15:0]
Shifter
RX CDR
PLL
÷
16
RXCLK
(155.52 MHz)
Recovered
Bit-Clock
Retimed
Data
(155.52 MHz)
Lock-to-Data/
Clock Control
Logic
Lock-to-Ref
LFI
SD
FIFO_ERR
TXCLKO
FIFO_RST
RESET
PWRDN
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CYS25G01K100 | Physical Layer Devices |
| CYW2315X | |
| CYW2320ZI | |
| CYW2320ZIT | |
| CYW2325ZIT | |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CYS25G0101DX_07 | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:SONET OC-48 Transceiver |
| CYS25G0101DX_10 | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:SONET OC-48 Transceiver |
| CYS25G0101DX-AEXC | 功能描述:電信線路管理 IC SONET OC-48 Transceiver RoHS:否 制造商:STMicroelectronics 產(chǎn)品:PHY 接口類型:UART 電源電壓-最大:18 V 電源電壓-最小:8 V 電源電流:30 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:VFQFPN-48 封裝:Tray |
| CYS25G0101DX-ATC | 制造商:Cypress Semiconductor 功能描述:SONET Transceiver 1TX 1RX 2.488GBd 120-Pin TQFP |
| CYS25G0101DX-ATI | 制造商:Cypress Semiconductor 功能描述: |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。