- 您現在的位置：買賣IC網 > PDF目錄366982 > CY3930Z484-125BGC (Cypress Semiconductor Corp.) TVS 18V 0.1J 42V-CV SMD-0603 SN/PB TR-7-PL PDF資料下載
參數資料
| 型號： | CY3930Z484-125BGC |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | TVS 18V 0.1J 42V-CV SMD-0603 SN/PB TR-7-PL |
| 中文描述： | CPLD器件在FPGA的密度 |
| 文件頁數： | 26/86頁 |
| 文件大小： | 1212K |
| 代理商： | CY3930Z484-125BGC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *H
Page 26 of 86
Switching Waveforms
(continued)
Asynchronous Reset/Preset
INPUT
t
PRO
REGISTERED
OUTPUT
CLOCK
t
PRR
t
PRW
RESET/PRESET
Output Enable/Disable
GLOBAL CONTROL
t
ER
OUTPUTS
t
EA
INPUT
相關PDF資料 |
PDF描述 |
|---|---|
| CY3950Z484-125BGC | CPLDs at FPGA Densities |
| CY3930Z388-125BBC | 20 Characters x 2 Lines, 5x7 Dot Matrix Character and Cursor |
| CY3950Z388-125BBC | 20 Characters x 2 Lines, 5x7 Dot Matrix Character and Cursor |
| CY39100Z388-125BBC | 20 Characters x 2 Lines, 5x7 Dot Matrix Character and Cursor |
| CY39165Z388-125BBC | 20 Characters x 2 Lines, 5x7 Dot Matrix Character and Cursor |
相關代理商/技術參數 |
參數描述 |
|---|---|
| CY3930Z676-125BBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY3930Z676-125BBI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY3930Z676-125BGC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY3930Z676-125BGI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY3930Z676-125MBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
發(fā)布緊急采購，3分鐘左右您將得到回復。