參數(shù)資料
型號: CY39200V
英文描述: Programmable Logic
中文描述: 可編程邏輯
文件頁數(shù): 60/86頁
文件大?。?/td> 1212K
代理商: CY39200V
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *H
Page 60 of 86
Table 13. 256 FBGA Pin Table
AF9
AF10
AF11
AF12
AF13
AF14
[19]
AF15
[19]
AF16
AF17
AF18
AF19
AF20
AF21
AF22
AF23
AF24
AF25
AF26
NC
IO2
GND
IO2
V
CC
IO3
IO3
IO3
IO3
IO3
IO3
IO3
NC
NC
IO3
NC
NC
GND
IO2
IO2
GND
IO2
V
CC
IO3
IO3
IO3
IO3
IO3
IO3
IO3
IO3
IO/V
REF3
IO3
IO3
IO3
GND
IO2
IO2
GND
IO2
V
CC
IO3
IO3
IO3
IO3
IO3
IO3
IO3
IO3
IO/V
REF3
IO3
IO3
IO3
GND
IO2
IO2
GND
IO2
V
CC
IO3
IO3
IO3
IO3
IO3
IO3
IO3
IO3
IO/V
REF3
IO3
IO3
IO3
GND
Table 12. 388 BGA Pin Table
(continued)
Pin
CY39050
CY39100
CY39165
CY39200
Pin
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
B1
B2
B3
B4
B5
B6
B7
CY39030
GND
IO7
IO7
IO7
IO7
IO/V
REF7
NC
IO6/Lock
IO6
IO/V
REF6
IO/V
REF6
IO6
IO6
IO6
IO6
GND
IO0
GND
IO7
IO7
IO7
V
CCIO7
V
CC
CY39050
GND
IO7
IO7
IO7
IO7
IO/V
REF7
IO/V
REF7
IO6/Lock
IO6
IO/V
REF6
IO/V
REF6
IO6
IO6
IO6
IO6
GND
IO0
GND
IO7
IO7
IO7
V
CCIO7
V
CC
CY39100
GND
IO7
IO7
IO7
IO7
IO/V
REF7
IO/V
REF7
IO6/Lock
IO6
IO/V
REF6
IO/V
REF6
IO6
IO6
IO6
IO6
GND
IO0
GND
IO7
IO7
IO7
V
CCIO7
V
CC
相關(guān)PDF資料
PDF描述
CY3930V208-200MGC CAP CER 1000PF 50V X7R 0805 FLEX
CY3950V208-200MGC CAP CER 10000PF 50V X7R 0805 FLX
CY39100V208-200MGC CAP CER .10UF 50V X7R 0805 FLEX
CY39165V208-200MGC CAP 100PF 50V 10% SLC SMD-0202 WAFFLE RF
CY39200V208-200MGC CPLDs at FPGA Densities
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY39200V208-125BBC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39200V208-125BBI 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39200V208-125BGC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39200V208-125BGI 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39200V208-125MBC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities