- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366988 > CY39165V388-181MBC (Cypress Semiconductor Corp.) CPLDs at FPGA Densities PDF資料下載
參數(shù)資料
| 型號： | CY39165V388-181MBC |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | CPLDs at FPGA Densities |
| 中文描述： | CPLD器件在FPGA的密度 |
| 文件頁數(shù)： | 21/86頁 |
| 文件大?。?/td> | 1212K |
| 代理商： | CY39165V388-181MBC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁當(dāng)前第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *H
Page 21 of 86
Switching Characteristics — Parameter Values
Over the Operating Range
Internal Parameters
t
CHMCHAA
Asynchronous channel memory access time from input of channel memory to output of channel memory
Channel Memory Timing Parameter Descriptions
Over the Operating Range (continued)
Parameter
Description
Parameter
Combinatorial Mode Parameters
t
PD
t
EA
t
ER
t
PRR
t
PRO
t
PRW
Synchronous Clocking Parameters
t
MCS
t
MCH
t
MCCO
t
IOS
t
IOH
t
IOCO
t
SCS
t
SCS2
t
ICS
t
OCS
t
CHZ
t
CLZ
f
MAX
f
MAX2
Product Term Clocking Parameters
t
MCSPT
t
MCHPT
t
MCCOPT
t
SCS2PT
Channel Interconnect Parameters
t
CHSW
t
CL2CL
Miscellaneous Parameters
t
CPLD
t
MCCD
PLL Parameters
t
MCCJ
t
DWSA
t
DWOSA
t
LOCK
233
200
181
125
83
Unit
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
7.2
4.5
4.5
7.5
5.0
5.0
8.5
5.6
5.3
10
9.0
9.0
15
10
10
ns
ns
ns
ns
ns
ns
6.0
9.5
3.3
6.0
10
3.6
6.0
10.5
4.0
8.0
13
6.0
10
15
7.0
2.7
0
3.0
0
3.5
0
5.0
0
6.7
0
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
MHz
MHz
5.8
6.0
7.0
10
12
1.0
0.9
1.0
1.0
1.2
1.2
2.0
2.0
2.5
2.5
3.8
4.0
4.5
7.0
8.0
3.4
4.3
4.5
4.5
3.5
4.5
5.0
5.0
3.6
5.5
5.5
5.5
6.4
8.0
8.0
8.0
9.6
12
12
12
3.5
3.5
3.8
6.0
7.0
1.5
1.5
1.5
1.5
1.5
294
233
286
222
278
181
156
125
104
83
2.7
0.9
3.0
1.0
3.3
1.4
5.0
2.0
6.0
2.5
ns
ns
ns
ns
7.5
8.0
8.8
11.0
15.0
6.0
6.5
7.2
10.0
15.0
0.9
1.8
1.0
2.0
1.2
2.3
1.7
2.8
2.0
3.0
ns
ns
2.8
0.22
3.0
0.25
3.3
0.28
4.0
0.35
5.0
0.38
ns
ns
–150
–1.35
–150
150
–0.85
150
250
–150
–1.35
–150
150
–0.85
150
250
–150
–1.35
–150
150
–0.85
150
250
–180
–2.0
–180
180
–1.5
180
250
–200
–2.9
–200
200
–2.4
200
250
ps
ns
ps
ms
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY39100Z256-181NC | CPLDs at FPGA Densities |
| CY39165Z256-181NC | CPLDs at FPGA Densities |
| CY39200Z256-181NC | CPLDs at FPGA Densities |
| CY3930V388-181NC | CPLDs at FPGA Densities |
| CY3950V388-181NC | CPLDs at FPGA Densities |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY39165V388-181MGC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39165V388-181NC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39165V388-233MGC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39165V388-233MGI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39165V388-233NTC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。