- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366982 > CY39100Z208-125BBC (Cypress Semiconductor Corp.) CPLDs at FPGA Densities PDF資料下載
參數(shù)資料
| 型號(hào)： | CY39100Z208-125BBC |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | CPLDs at FPGA Densities |
| 中文描述： | CPLD器件在FPGA的密度 |
| 文件頁(yè)數(shù)： | 24/86頁(yè) |
| 文件大?。?/td> | 1212K |
| 代理商： | CY39100Z208-125BBC |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)當(dāng)前第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *H
Page 24 of 86
Switching Waveforms
Dual-Port Synchronous Mode Parameters
t
CHMCYC1
t
CHMCYC2
t
CHMS
t
CHMH
t
CHMDV1
t
CHMDV2
t
CHMBDV
t
CHMMACS1
t
CHMMACS2
t
MACCHMS1
t
MACCHMS2
Synchronous FIFO Data Parameters
t
CHMCLK
t
CHMFS
t
CHMFH
t
CHMFRDV
t
CHMMACS
t
MACCHMS
Synchronous FIFO Flag Parameters
t
CHMFO
t
CHMMACF
t
CHMFRS
t
CHMFRSR
t
CHMFRSF
t
CHMSKEW1
t
CHMSKEW2
t
CHMSKEW3
Internal Parameters
t
CHMCHAA
9.5
5.0
3.0
0
10
5.3
3.3
0
10
5.4
3.9
0
15
7.4
5.0
0
20
10.6
6.0
0
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
10
7.0
8.5
11
7.5
9.0
12
8.0
10.0
17
10
14.0
20
15
16.0
8.5
4.8
4.6
7.3
9.0
5.0
5.0
7.3
10.0
5.5
5.4
7.7
14.0
8.0
7.6
10.0
16.0
10
9.0
13.0
4.8
3.7
0
5.0
4.0
0
5.4
4.3
0
7.4
6.0
0
10.6
7.0
0
ns
ns
ns
6.5
7.0
7.5
10.0
13.0
4.6
4.7
5.0
5.0
5.4
5.4
7.4
7.4
10.6
10.6
ns
ns
10.5
11
11.5
15
20
ns
ns
ns
ns
ns
ns
ns
ns
8.5
4.5
9
9.5
5.5
13
8.0
17
10
5.0
3.6
9.5
1.8
1.8
4.6
4.0
10.0
2.0
2.0
5.0
4.4
11.0
2.2
2.2
5.4
6.6
15.0
3.2
3.2
7.4
8.0
18.0
4.0
4.0
10.6
6.5
7.0
7.5
10.0
13.0
ns
Channel Memory Timing Parameter Values
Over the Operating Range (continued)
t
PD
INPUT
COMBINATORIAL
OUTPUT
Combinatorial Output
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY39200Z208-125BBC | CPLDs at FPGA Densities |
| CY3930V208-181MGC | CPLDs at FPGA Densities |
| CY3950V208-181MGC | CPLDs at FPGA Densities |
| CY39100V208-181MGC | CPLDs at FPGA Densities |
| CY39165V208-181MGC | CPLDs at FPGA Densities |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY39100Z208-125BBI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39100Z208-125BGC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39100Z208-125BGI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39100Z208-125MBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39100Z208-125MBI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。