- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366984 > CY39100V388-125MGC (CYPRESS SEMICONDUCTOR CORP) CPLDs at FPGA Densities PDF資料下載
參數(shù)資料
| 型號： | CY39100V388-125MGC |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | PLD |
| 英文描述： | CPLDs at FPGA Densities |
| 中文描述： | LOADABLE PLD, 10 ns, PBGA388 |
| 封裝： | BGA-388 |
| 文件頁數(shù)： | 26/86頁 |
| 文件大?。?/td> | 1212K |
| 代理商： | CY39100V388-125MGC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *H
Page 26 of 86
Switching Waveforms
(continued)
Asynchronous Reset/Preset
INPUT
t
PRO
REGISTERED
OUTPUT
CLOCK
t
PRR
t
PRW
RESET/PRESET
Output Enable/Disable
GLOBAL CONTROL
t
ER
OUTPUTS
t
EA
INPUT
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY39165V388-125MGC | CPLDs at FPGA Densities |
| CY39200V388-125MGC | CPLDs at FPGA Densities |
| CY39165V676-125BBC | CPLDs at FPGA Densities |
| CY39165V676-125BBI | CPLDs at FPGA Densities |
| CY39165V676-125BGC | CPLDs at FPGA Densities |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY39100V388-181MBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39100V388-181MGC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39100V388-181NC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39100V388-233MGC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39100V388-233MGI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
發(fā)布緊急采購，3分鐘左右您將得到回復。