參數(shù)資料
型號： CY2SSTV857ZI-27T
廠商： Silicon Laboratories Inc
文件頁數(shù)： 1/8頁
文件大?。?/td> 0K
描述： IC CLK DDR266/333BUF1:10 48TSSOP
標(biāo)準(zhǔn)包裝： 2,000
系列： *
類型： *
PLL： *
主要目的： *
輸入： *
輸出： *
電路數(shù)： *
比率 - 輸入:輸出： *
差分 - 輸入:輸出： *
頻率 - 最大： *
電源電壓： *
工作溫度： *
安裝類型： *
封裝/外殼： *
供應(yīng)商設(shè)備封裝： *
包裝： *
Differential Clock Buffer/Driver DDR333/PC2700-Compliant
CY2SSTV857-27
.......................... Document #: 38-07464 Rev. *F Page 1 of 8
400 West Cesar Chavez, Austin, TX 78701
1+(512) 416-8500
1+(512) 416-9669
www.silabs.com
Features
Operating frequency: 60 MHz to 200 MHz
Supports 266, 333 MHz DDR SDRAM
10 differential outputs from 1 differential input
Spread-Spectrum-compatible
Low jitter (cycle-to-cycle): < 75
Very low skew: < 100 ps
Power management control input
High-impedance outputs when input clock < 10 MHz
2.5V operation
Pin-compatible with CDC857-2 and -3
48-pin TSSOP package
Industrial temp. of –40° to +85°C
Conforms to JEDEC DDR specification
Description
The CY2SSTV857-27 is a high-performance, low-skew,
low-jitter zero-delay buffer designed to distribute differential
clocks in high-speed applications. The CY2SSTV857-27
generates ten differential pair clock outputs from one differ-
ential pair clock input. In addition, the CY2SSTV857-27
features differential feedback clock outputs and inputs. This
allows the CY2SSTV857-27 to be used as a zero-delay buffer.
When used as a zero-delay buffer in nested clock trees, the
CY2SSTV857-27 locks onto the input reference and translates
with near-zero delay to low-skew outputs.
Block Diagram
Pin Configuration
3
2
5
6
10
9
20
19
22
23
46
47
44
43
39
40
29
30
27
26
32
33
Y0
Y0 #
Y1
Y1 #
Y2
Y2 #
Y3
Y3 #
Y4
Y4 #
Y5
Y5 #
Y6
Y6 #
Y7
Y7 #
Y8
Y8 #
Y9
Y9 #
FB O U T
FB O U T #
T e s t and
Po w e rd o w n
Log ic
PL L
13
14
36
35
FB IN
FB IN #
CL K
CL K #
AV D D
37
16
PD #
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
VSS
Y0 #
Y0
VD D Q
Y1
Y1 #
VSS
Y2 #
Y2
VD D Q
CL K
CL K #
VD D Q
AVD D
AVSS
VSS
Y3 #
Y3
VD D Q
Y4
Y4 #
VSS
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VSS
Y5 #
Y5
V DDQ
Y6
Y6 #
VSS
Y7 #
Y7
V DDQ
PD #
FB IN
FB IN #
VD D Q
FB O U T #
FB O U T
VSS
Y8 #
Y8
V DDQ
Y9
Y9 #
VSS
CY2S
ST
V85
7
-2
7
相關(guān)PDF資料
PDF描述
V48B24H250BF3 CONVERTER MOD DC/DC 24V 250W
VI-B4D-MW-F3 CONVERTER MOD DC/DC 85V 100W
VI-B44-MW-F4 CONVERTER MOD DC/DC 48V 100W
D38999/20SD19PA CONN RCPT 19POS WALL MNT W/PINS
SL28EB717ALIT IC CLK CK505 TNLCRK/TOPCLF 48QFN
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY2SSTV857ZI-32 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Differential Clock Buffer/Driver DDR400/PC3200-Compliant
CY2SSTV857ZI-32T 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Differential Clock Buffer/Driver DDR400/PC3200-Compliant
CY2SSTV857ZXC-27 功能描述:時鐘緩沖器 2.5V 60-200MHz 1:10 Diff DDR266/333 B/D RoHS:否 制造商:Texas Instruments 輸出端數(shù)量:5 最大輸入頻率:40 MHz 傳播延遲（最大值）: 電源電壓-最大:3.45 V 電源電壓-最小:2.375 V 最大功率耗散: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:LLP-24 封裝:Reel
CY2SSTV857ZXC-27T 功能描述:時鐘緩沖器 2.5V 60-200MHz 1:10 Diff DDR266/333 B/D RoHS:否 制造商:Texas Instruments 輸出端數(shù)量:5 最大輸入頻率:40 MHz 傳播延遲（最大值）: 電源電壓-最大:3.45 V 電源電壓-最小:2.375 V 最大功率耗散: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:LLP-24 封裝:Reel
CY2SSTV857ZXC-32 功能描述:時鐘緩沖器 2.5V 60-200MHz 1:10 Diff DDR266/333 B/D RoHS:否 制造商:Texas Instruments 輸出端數(shù)量:5 最大輸入頻率:40 MHz 傳播延遲（最大值）: 電源電壓-最大:3.45 V 電源電壓-最小:2.375 V 最大功率耗散: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:LLP-24 封裝:Reel
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*