| 型號(hào): | CY2SSTU32864 |
| 英文描述: | Clocks and Buffers |
| 中文描述: | 時(shí)鐘和緩沖器 |
| 文件頁數(shù): | 2/2頁 |
| 文件大?。?/td> | 36K |
| 代理商: | CY2SSTU32864 |

相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY2SSTU877 | Clocks and Buffers |
| CY2SSTV16857 | Clocks and Buffers |
| CY2SSTV857-27 | Clocks and Buffers |
| CY2V9950 | Clocks and Buffers |
| CY5057 | Clocks and Buffers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY2SSTU32864BFXC | 制造商:SPECTRALINEAR 制造商全稱:SPECTRALINEAR 功能描述:1.8V, 25-bit (1:1) or 14-bit (1:2) JEDEC-Compliant Data Register |
| CY2SSTU32864BFXCT | 制造商:SPECTRALINEAR 制造商全稱:SPECTRALINEAR 功能描述:1.8V, 25-bit (1:1) or 14-bit (1:2) JEDEC-Compliant Data Register |
| CY2SSTU32866 | 制造商:SPECTRALINEAR 制造商全稱:SPECTRALINEAR 功能描述:1.8V, 25-bit (1:1) of 14-bit (1:2) JEDEC-Compliant Data Register with Parity |
| CY2SSTU32866BFXC | 制造商:SPECTRALINEAR 制造商全稱:SPECTRALINEAR 功能描述:1.8V, 25-bit (1:1) of 14-bit (1:2) JEDEC-Compliant Data Register with Parity |
| CY2SSTU32866BFXCT | 制造商:SPECTRALINEAR 制造商全稱:SPECTRALINEAR 功能描述:1.8V, 25-bit (1:1) of 14-bit (1:2) JEDEC-Compliant Data Register with Parity |