- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366974 > CY2303 Clocks and Buffers PDF資料下載
參數(shù)資料
| 型號： | CY2303 |
| 英文描述： | Clocks and Buffers |
| 中文描述： | 時鐘和緩沖器 |
| 文件頁數(shù)： | 6/9頁 |
| 文件大小： | 110K |
| 代理商： | CY2303 |
CY23020-3
Document #: 38-07473 Rev. *A
Page 6 of 9
Note:
9.
The above configuration may provide better termination at the FBIN input.
All board transmission lines
50
and 0.57ns propagation delay
FBOUT+
2.3ns
FBOUT-
Q1+
Q5+
Q5-
C Selected to
produce 1-2.5V/ns at
pin
0.57ns
Q1-
C
L
Q4+
Q4-
C
L
100
100
100
PULSE
GEN
FBIN-
+
REF-
=
REF+
FBIN+
FBIN+ OUT
50
REFIN+ OUT
50
REFIN- OUT
FBIN+ OUT
450
450
100
50
50
Figure 3. Test Set-up 2 Example
[9]
相關PDF資料 |
PDF描述 |
|---|---|
| CY2303SC | THREE DISTRIBUTED-OUTPUT CLOCK DRIVER|SOP|8PIN|PLASTIC |
| CY2303SI | THREE DISTRIBUTED-OUTPUT CLOCK DRIVER|SOP|8PIN|PLASTIC |
| CY2308SC-1HT | Eight Distributed-Output Clock Driver |
| CY2308SC-1T | Eight Distributed-Output Clock Driver |
| CY24239PVC | CPU SYSTEM CLOCK GENERATOR|SSOP|56PIN|PLASTIC |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| CY2303_08 | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Phase-Aligned Clock Multiplier |
| CY2303_12 | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Phase-Aligned Clock Multiplier |
| CY2303_13 | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Phase-Aligned Clock Multiplier |
| CY2303ESXC | 制造商:Cypress Semiconductor 功能描述: |
| CY2303SC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:THREE DISTRIBUTED-OUTPUT CLOCK DRIVER|SOP|8PIN|PLASTIC |
發(fā)布緊急采購，3分鐘左右您將得到回復。