- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366953 > CXD2931R-9 RF/BASEBAND CIRCUIT|CMOS|QFP|144PIN|PLASTIC PDF資料下載
參數(shù)資料
| 型號： | CXD2931R-9 |
| 英文描述： | RF/BASEBAND CIRCUIT|CMOS|QFP|144PIN|PLASTIC |
| 中文描述： | 射頻/基帶電路|的CMOS | QFP封裝| 144Pin支持|塑料 |
| 文件頁數(shù)： | 11/27頁 |
| 文件大小： | 264K |
| 代理商： | CXD2931R-9 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁當(dāng)前第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁
–
11
–
CXD2931R-9/GA-9
Battery Backup Mode
The battery backup mode is activated when the power for the GPS receiver is turned off and power-on reset
goes to low level. The timer clock continues to operate even when power-on reset goes low, but all other clock
are fixed high and the LSI is set to the low power consumption mode. At this time, the RAM data is held and
the registers are initialized.
Battery backup mode is canceled by setting power-on reset to high.
Normal outputs
TXD0 to 2, OTCXO, HOLDA
Inputs
RXD0 to RXD2, IF0,
HOLD, NMI, PMI
Tri-state outputs
IODBK, RUN, CLKOUT
Hi-Z
Hi-Z
Fixed low
Fixed low
Fixed low
Fixed low
10 clocks
100ms or more
PWRST
Power-on reset
EXRS
Timer clocks
CCKI, CCKO
Other clocks
TCXO, XTCXO, CLKI, CLKO
Tri-state outputs
ICS0, ICS1, IADR[18:1],
IRD, IWR, DRD, DWR, XCS0
Bidirectional
SINT, IB[15:0], DCS0 to DCS5,
DADR[15:0], DB[7:0], PORT[22:0]
(Input)
(Outut)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CXD2932AGA-2 | GPS Base Band LSI |
| CXD2932AR-2 | GPS Base Band LSI |
| CXD8069G | Color Encoder Circuit |
| CXD8068G | Video Encoder |
| CXD8110K | Special Function Video Processor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CXD2931R-9/GA-9 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:1 chip GPS LSI |
| CXD2932AGA-2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:GPS Base Band LSI |
| CXD2932AR-2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:GPS Base Band LSI |
| CXD2951GA-2 | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:Single Chip GPS LSI |
| CXD2951GA-4 | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:Single Chip GPS LSI |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。