- 您現(xiàn)在的位置：買賣IC網 > PDF目錄17000 > C8051T600EDB (Silicon Laboratories Inc)BOARD DAUGHTER FOR C8051T600E PDF資料下載
參數資料
| 型號： | C8051T600EDB |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數： | 29/188頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD DAUGHTER FOR C8051T600E |
| 標準包裝： | 1 |
| 附件類型： | 子板 |
| 適用于相關產品： | C8051T600 |
| 產品目錄頁面： | 626 (CN2011-ZH PDF) |
| 相關產品： | 336-1403-5-ND - IC 8051 MCU 8K OTP 14SOIC 336-1402-5-ND - IC 8051 MCU 8K OTP 11QFN |
| 其它名稱： | 336-1665 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁
C8051T600/1/2/3/4/5/6
124
Rev. 1.2
The SMBCS1–0 bits select the SMBus clock source, which is used only when operating as a master or
when the Free Timeout detection is enabled. When operating as a master, overflows from the selected
source determine the absolute minimum SCL low and high times as defined in Equation 23.1. Note that the
selected clock source may be shared by other peripherals so long as the timer is left running at all times.
For example, Timer 1 overflows may generate the SMBus and UART baud rates simultaneously. Timer
configuration is covered in Section “25. Timers” on page 145.
Equation 23.1. Minimum SCL High and Low Times
The selected clock source should be configured to establish the minimum SCL High and Low times as per
Equation 23.1. When the interface is operating as a master (and SCL is not driven or extended by any
other devices on the bus), the typical SMBus bit rate is approximated by Equation 23.2.
Equation 23.2. Typical SMBus Bit Rate
Figure 23.4 shows the typical SCL generation described by Equation 23.2. Notice that THIGH is typically
twice as large as TLOW. The actual SCL output may vary due to other devices on the bus (SCL may be
extended low by slower slave devices, or driven low by contending master devices). The bit rate when
operating as a master will never exceed the limits defined by Equation 23.1.
Figure 23.4. Typical SMBus SCL Generation
Setting the EXTHOLD bit extends the minimum setup and hold times for the SDA line. The minimum SDA
setup time defines the absolute minimum time that SDA is stable before SCL transitions from low-to-high.
The minimum SDA hold time defines the absolute minimum time that the current SDA value remains stable
Table 23.1. SMBus Clock Source Selection
SMBCS1
SMBCS0
SMBus Clock Source
0
Timer 0 Overflow
0
1
Timer 1 Overflow
1
0
Timer 2 High Byte Overflow
1
Timer 2 Low Byte Overflow
T
HighMin
T
LowMin
1
f
ClockSourceOverflow
----------------------------------------------
==
BitRate
f
ClockSourceOverflow
3
----------------------------------------------
=
SCL
Timer Source
Overflows
SCL High Timeout
TLow
THigh
相關PDF資料 |
PDF描述 |
|---|---|
| ISL9000BJEV2 | EVAL BOARD 1.5V/2.8V ISL9000BJ |
| EEM08DRSD-S664 | CONN EDGECARD 16POS DIP .156 SLD |
| AK2524-R | CABLE CD-ROM AUDIO 4POS-3WIRE |
| 0210490329 | CABLE JUMPER 1.25MM .127M 26POS |
| 101A062-4-0 | BOOT MOLDED |
相關代理商/技術參數 |
參數描述 |
|---|---|
| C8051T600-EDB | 制造商:Silicon Laboratories Inc 功能描述:C8051T600 Evaluation Daughter Board 制造商:Silicon Laboratories Inc 功能描述:FLASH EMULATION DAUGHTER BOARD - Boxed Product (Development Kits) |
| C8051T600-EDB-K | 功能描述:FLASH EMULATION DAUGHTER BOARD 制造商:silicon labs 系列:* 零件狀態(tài):在售 標準包裝:1 |
| C8051T600-GM | 功能描述:8位微控制器 -MCU 8K OTP 25 MIPS 10bit 500ksps ADC RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數據總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數據 RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
| C8051T600-GMR | 功能描述:8位微控制器 -MCU 8K OTP 25 MIPS 10bit 500ksps ADC RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數據總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數據 RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
| C8051T600-GS | 功能描述:8位微控制器 -MCU 8K OTP 25 MIPS 10bit 500ksps ADC RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數據總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數據 RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
發(fā)布緊急采購，3分鐘左右您將得到回復。