- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄17156 > C8051F350DK (Silicon Laboratories Inc)DEV KIT FOR F350/351/352/353 PDF資料下載
參數(shù)資料
| 型號： | C8051F350DK |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 200/234頁 |
| 文件大?。?/td> | 0K |
| 描述： | DEV KIT FOR F350/351/352/353 |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 類型： | MCU |
| 適用于相關(guān)產(chǎn)品： | C8051F350, 351, 352, 353 |
| 所含物品： | 評估板，電源，USB 線纜，適配器和文檔 |
| 相關(guān)產(chǎn)品： | C8051F353-GMR-ND - IC 8051 MCU 8K FLASH 28MLP C8051F352-GQR-ND - IC 8051 MCU 8K FLASH 32LQFP C8051F351-GMR-ND - IC 8051 MCU 8K FLASH 28MLP C8051F350-GQR-ND - IC 8051 MCU 8K FLASH 32LQFP 336-1273-ND - IC 8051 MCU 8K FLASH 28MLP 336-1272-ND - IC 8051 MCU 8K FLASH 32LQFP 336-1271-ND - IC 8051 MCU 8K FLASH 28MLP 336-1270-ND - IC 8051 MCU 8K FLASH 32LQFP |
| 其它名稱： | 336-1083 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁當(dāng)前第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁
C8051F350/1/2/3
68
Rev. 1.1
6.1.
IDAC Output Scheduling
A flexible output update mechanism allows for seamless full-scale changes and supports jitter-free
updates for waveform generation. Three update modes are provided, allowing IDAC output updates on a
write to the IDAC’s data register, on a Timer overflow, or on an external pin edge.
6.1.1. Update Output On-Demand
In its default mode (IDAnCN.[6:4] = ‘111’) the IDAC output is updated “on-demand” with a write to the data
register (IDAn). In this mode, data is immediately latched into the IDAC after a write to its data register.
6.1.2. Update Output Based on Timer Overflow
The IDAC output update can be scheduled on a Timer overflow. This feature is useful in systems where the
IDAC is used to generate a waveform of a defined sampling rate, by eliminating the effects of variable
interrupt latency and instruction execution on the timing of the IDAC output. When the IDAnCM bits
(IDAnCN.[6:4]) are set to ‘000’, ‘001’, ‘010’ or ‘011’, writes to the IDAC data register (IDAn) are held until an
associated Timer overflow event (Timer 0, Timer 1, Timer 2 or Timer 3, respectively) occurs, at which time
the data register contents are copied to the IDAC input latch, allowing the IDAC output to change to the
new value.
6.1.3. Update Output Based on CNVSTR Edge
The IDAC output can also be configured to update on a rising edge, falling edge, or both edges of the
external CNVSTR signal. When the IDAnCM bits (IDAnCN.[6:4]) are set to ‘100’, ‘101’, or ‘110’, writes to
the IDAC data register (IDAn) are held until an edge occurs on the CNVSTR input pin. The particular set-
ting of the IDAnCM bits determines whether the IDAC output is updated on rising, falling, or both edges of
CNVSTR. When a corresponding edge occurs, the data register contents are copied to the IDAC input
latch, allowing the IDAC output to change to the new value.
6.2.
IDAC Output Mapping
The data word mapping for the IDAC is shown in Figure 6.2. The full-scale output current of the IDAC is
selected using the IDAnOMD bits (IDAnCN[1:0]). By default, the IDAC is set to a full-scale output current of
0.25 mA. The IDAnOMD bits can also be configured to provide full-scale output currents of 0.5 mA, 1 mA,
or 2 mA.
Figure 6.2. IDAC Data Word Mapping
IDAn Data Word
(D7 – D0)
Output Current vs IDAnOMD bit setting
‘11’ (2 mA)
‘10’ (1 mA)
‘01’ (0.5 mA)
‘00’ (0.25 mA)
0x00
0 mA
0x01
1/256 x 2 mA
1/256 x 1 mA
1/256 x 0.5 mA
1/256 x 0.25 mA
0x80
128/256 x 2 mA
128/256 x 1 mA
128/256 x 0.5 mA 128/256 x 0.25 mA
0xFF
255/256 x 2 mA
255/256 x 1 mA
255/256 x 0.5 mA 255/256 x 0.25 mA
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| RD3924MMA8450Q | BOARD DEV ACCELEROMETER MMA8450 |
| MIC4468ZN | IC DRIVER MOSF QUAD 1.2A 14-DIP |
| KITMPR084EVM | KIT EVAL 8-PAD TOUCH MPR084 |
| MIC4467ZN | IC DRIVER MOSF QUAD 1.2A 14-DIP |
| MIC4467ZWM | IC DRIVER MOSF QUAD 1.2A 16-SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| C8051F350DK-G | 功能描述:開發(fā)板和工具包 - 8051 MCU DEVELOPMENT KIT W/ GLOBAL POWER SPLY RoHS:否 制造商:Silicon Labs 產(chǎn)品:Development Kits 工具用于評估:C8051F960, Si7005 核心: 接口類型:USB 工作電源電壓: |
| C8051F350-GQ | 功能描述:8位微控制器 -MCU 24-bit ADC RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| C8051F350-GQR | 功能描述:8位微控制器 -MCU 8KB 24ADC 32Pin MCU Tape and Reel RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| C8051F350R | 功能描述:8位微控制器 -MCU 24-bit ADC RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| C8051F350-TB | 功能描述:插座和適配器 TARGET BOARD for C8051F350 RoHS:否 制造商:Silicon Labs 產(chǎn)品:Adapter 用于:EM35x |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。