
BL7431A 256位EEPROM邏輯加密電路
芯片
(
1
)
上電復(fù)位
上電后地址復(fù)位。這時(shí),
RST
保持為高,必須大于一個(gè)時(shí)鐘
CLK
,當(dāng)
RST
變?yōu)榈蜁r(shí),地址
“
0
”中的內(nèi)容出現(xiàn)在
I/O
口上,
V
CC
的不穩(wěn)定,也可引起地址復(fù)位。如圖
3
所示。
(
2
)
讀操作
芯片內(nèi)部地址計(jì)數(shù)器順序按位尋址,在時(shí)鐘
上升沿且
RST
為低時(shí)地址計(jì)數(shù)器加
1
,在時(shí)
鐘下降沿,相應(yīng)地址中的內(nèi)容輸出到
I/O
口,
從
CLK
為高電平且
RST=1
時(shí),地址計(jì)數(shù)器為
0
。如圖
3
所示。
http://www.belling.com.cn
- 3 -
8/16/2006
Total
4 Pages
Wrote by
向中文
讀
/
寫操作
Add
A0
A1
A2
DO0
DO1
IO
CLK
RST
t
R
t
H
t
L
t
r
t
f
t
d1
t
d2
t
d3
t
d4
圖3 地址復(fù)位和數(shù)據(jù)輸出
(
3
)
寫操作
當(dāng)
RST
為高且
CLK
為低時(shí)
,
芯片內(nèi)部設(shè)置
R
標(biāo)志
,
這時(shí)在下一個(gè)時(shí)鐘脈沖來(lái)后
,
地址計(jì)數(shù)器不增
加且進(jìn)入寫操作過(guò)程。在寫操作過(guò)程中
,
時(shí)鐘保持為高電平
,
當(dāng)完成寫操作且在時(shí)鐘的下降沿
時(shí)
,
地址計(jì)數(shù)器重新有效且復(fù)位
R
標(biāo)志。在發(fā)行商階段
,
對(duì)于制造商代碼區(qū)的單元,
R
標(biāo)志不起
作用;在用戶階段
,
對(duì)于制造商代碼區(qū)和發(fā)行代碼區(qū)的單元
,R
標(biāo)志不起作用。如圖
4
所示。
t
s
Add
n
n+1
n+2
IO
CLK
RST
t
d5
n
n+1
n+1
t
d6
t
d7
t
HW
圖4 寫操作時(shí)序
Add
n
n+1
IO
CLK
RST
t
S
t
HW
n
n
t
d6
n
t
HE
t
S
t
d7
圖5 擦除操作時(shí)序
(
4
)擦操作
在寫結(jié)束后,如果保持CLK為0,再來(lái)一個(gè)RST脈沖,則R標(biāo)志重新置位,在下一個(gè)CLK上升
沿,地址計(jì)數(shù)器不加1,芯片進(jìn)入按字節(jié)擦狀態(tài)
。如圖
5
所示。
(
5
)傳輸密碼比較
在芯片從芯片制造商到卡制造商的傳輸過(guò)程中,芯片受到傳輸密碼的保護(hù)。在傳輸密碼保護(hù)
狀態(tài),只有代碼區(qū)和錯(cuò)誤計(jì)數(shù)器可以讀出,整個(gè)存儲(chǔ)器除了錯(cuò)誤計(jì)數(shù)器可以被寫入外,其他
區(qū)域都不可以擦寫。在個(gè)人化操作前,必須通過(guò)傳輸密碼的驗(yàn)證。首先地址復(fù)位到
0
,地址增
加到
ECC
,寫一位
ECC
,地址進(jìn)入第
80
位,
I/O
口等待密碼的輸入,地址遞增到第
104
位,密
碼比較結(jié)束。時(shí)序如圖
6
所示。
D81
D82
D103
D80
D0
0
1
104
81
82
80
103
td10
td8
td9
EC
被寫位地址
被寫位
EC
的一位寫
0
EC(LSB-1)
~EC(MSB-1)
tHW
RST
CLK
ADDRESS
I/O
圖
6
傳輸密碼比較
【注】此時(shí)序必須連續(xù)進(jìn)行,中間不能有復(fù)位。不能先寫一位錯(cuò)誤計(jì)數(shù)器,然后再重新啟動(dòng)密碼比
較時(shí)序。寫錯(cuò)誤計(jì)數(shù)器和密碼比較必須在同一個(gè)操作序列中完成。