- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379701 > ATT3064-125S132I (Electronic Theatre Controls, Inc.) Field-Programmable Gate Arrays PDF資料下載
參數(shù)資料
| 型號(hào)： | ATT3064-125S132I |
| 廠商： | Electronic Theatre Controls, Inc. |
| 元件分類： | FPGA |
| 英文描述： | Field-Programmable Gate Arrays |
| 中文描述： | 現(xiàn)場(chǎng)可編程門(mén)陣列 |
| 文件頁(yè)數(shù)： | 61/80頁(yè) |
| 文件大?。?/td> | 528K |
| 代理商： | ATT3064-125S132I |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)當(dāng)前第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)
Data Sheet
February 1997
ATT3000 Series Field-Programmable Gate Arrays
Lucent Technologies Inc.
61
Electrical Characteristics
(continued)
Table 24. Buffer (Internal) Switching Characteristics
* Timing is based on the ATT3042; for other devices, see timing calculator in
ORCA
Foundry.
Commercial: V
CC
= 5.0 V ± 5%; 0 °C
≤
T
A
≤
70 °C; Industrial: V
CC
= 5.0 ± 10%, –40 °C
≤
T
A
≤
+85 °C.
Description
Symbol
-50
-70
-100
-125
-5
-4
-3
Unit
Max
Max
Max
Max
Max
Max
Max
Global and Alternate Clock Distribution*:
Either Normal IOB Input Pad to
Clock Buffer Input or
Fast (CMOS only) Input Pad to
Clock Buffer Input
TBUF Driving a Horizontal Long Line (LL)*:
I to LL While T Is Low (buffer active)
T
↓
to LL Active and Valid with
Single Pull-up Resistor
T
↓
to LL Active and Valid with
Pair of Pull-up Resistors
T
↑
to LL High with Single Pull-up
Resistor
T
↑
to LL High with Pair of Pull-up
Resistors
Bidirectional Buffer Delay
T
PID
T
PIDC
10.0
8.0
8.0
6.5
7.5
6.0
7.0
5.7
6.8
5.4
6.5
5.1
5.6
4.3
ns
ns
T
IO
T
ON
T
ON
T
PUS
T
PUF
8.0
12.0
14.0
42.0
22.0
5.0
11.0
12.0
24.0
17.0
4.7
10.0
11.0
22.0
15.0
4.5
9.0
10.0
17.0
12.0
4.1
5.6
7.1
15.6
12.0
3.7
5.0
6.5
13.5
10.5
3.1
4.2
5.7
11.4
8.8
ns
ns
ns
ns
ns
T
BIDI
6.0
2.0
1.8
1.7
1.4
1.2
1.0
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ATT3064-125S44I | Field-Programmable Gate Arrays |
| ATT3064-125S68I | Field-Programmable Gate Arrays |
| ATT3064-125S84I | Field-Programmable Gate Arrays |
| ATT3064-125T132I | Field-Programmable Gate Arrays |
| ATT3064-125T44I | Field-Programmable Gate Arrays |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ATT3064-125S44I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| ATT3064-125S68I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| ATT3064-125S84I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| ATT3064-125T100 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| ATT3064-125T100I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。