參數(shù)資料
型號: AT89LP6440-20JU
廠商: Atmel
文件頁數(shù): 23/200頁
文件大?。?/td> 0K
描述: MCU 8051 64K FLASH ISP 44PLCC
產(chǎn)品培訓模塊: MCU Product Line Introduction
標準包裝: 27
系列: 89LP
核心處理器: 8051
芯體尺寸: 8-位
速度: 20MHz
連通性: I²C,SPI,UART/USART
外圍設(shè)備: 欠壓檢測/復位,POR,PWM,WDT
輸入/輸出數(shù): 38
程序存儲器容量: 64KB(64K x 8)
程序存儲器類型: 閃存
EEPROM 大小: 8K x 8
RAM 容量: 4.25K x 8
電壓 - 電源 (Vcc/Vdd): 2.4 V ~ 3.6 V
數(shù)據(jù)轉(zhuǎn)換器: A/D 8x10b
振蕩器型: 內(nèi)部
工作溫度: -40°C ~ 85°C
封裝/外殼: 44-LCC(J 形引線)
包裝: 管件
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁
119
3706C–MICRO–2/11
AT89LP3240/6440
TWEN must be written to one to enable the Two-wire Serial Interface, STA must be written to
one to transmit a START condition and TWIF must be cleared. The TWI will then test the Two-
wire Serial Bus and generate a START condition as soon as the bus becomes free. After a
START condition has been transmitted, the TWIF flag is set by hardware, and the status code in
TWSR will be 08h (see Table 18-7). In order to enter MR mode, SLA+R must be transmitted.
This is done by writing SLA+R to TWDR. Thereafter the TWIF bit should be cleared to continue
the transfer.
When SLA+R has been transmitted and an acknowledgment bit has been received, TWIF is set
again and a number of status codes in TWSR are possible. Possible status codes in Master
mode are 38h, 40h or 48h. The appropriate action to be taken for each of these status codes is
detailed in Table 18-7. Received data can be read from the TWDR Register when the TWIF flag
is set high by hardware. This scheme is repeated until the last byte has been received. After the
last byte has been received, the MR should inform the ST by sending a NACK after the last
received data byte. The transfer is ended by generating a STOP condition or a repeated START
condition.
Table 18-7.
Status Codes for Master Receiver Mode
Status
Code
(TWSR)
Status of the Two-wire
Serial Bus and Two-wire
Serial Interface Hardware
Application Software Response
Next Action Taken by TWI Hardware
To/from TWDR
To TWCR
STA
STO
TWIF
AA
08h
A START condition has
been transmitted
Load SLA+R
0
1
X
SLA+R will be transmitted; ACK or NOT ACK
will be received
10h
A repeated START
condition has been
transmitted
Load SLA+R
0
1
X
SLA+R will be transmitted; ACK or NOT ACK
will be received
Load SLA+W
0
1
X
SLA+W will be transmitted; Logic will switch to
Master Transmitter mode
38h
Arbitration lost in SLA+R or
NOT ACK bit
No action
0
1
X
Two-wire Serial Bus will be released and not
addressed Slave mode will be entered
No action
1
0
1
X
A START condition will be transmitted when the
bus becomes free
40h
SLA+R has been
transmitted; ACK has been
received
No action
0
1
0
Data byte will be received and NOT ACK will be
returned
No action
0
1
Data byte will be received and ACK will be
returned
48h
SLA+R has been
transmitted; NOT ACK has
been received
No action
1
0
1
X
Repeated START will be transmitted
No action
0
1
X
STOP condition will be transmitted and STO
flag will be reset
No action
1
X
STOP condition followed by a START condition
will be transmitted and STO flag will be reset
50h
Data byte has been
received; ACK has been
returned
Read data byte
0
1
0
Data byte will be received and NOT ACK will be
returned
Read data byte
0
1
Data byte will be received and ACK will be
returned
58h
Data byte has been
received; NOT ACK has
been returned
Read data byte
1
0
1
X
Repeated START will be transmitted
Read data byte
0
1
X
STOP condition will be transmitted and STO
flag will be reset
Read data byte
1
X
STOP condition followed by a START condition
will be transmitted and STO flag will be reset
相關(guān)PDF資料
PDF描述
AT89LP828-JU IC MCU 8051 8KB FLASH 32PLCC
AT89LS51-16AU IC MCU 4K FLASH 16MHZ 44-TQFP
AT89LS52-16PU IC MCU 8K FLASH 16MHZ 40-DIP
AT89LS53-12PI IC 8051 MCU FLASH 12K 40DIP
AT89LS8252-12PI IC 8051 MCU FLASH 8K 40DIP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AT89LP6440-20MU 功能描述:8位微控制器 -MCU Single-Cycle 8051 64K ISP Flash RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
AT89LP6440-20PU 功能描述:8位微控制器 -MCU Single-Cycle 8051 64K ISP Flash RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
AT89LP828-20AU 功能描述:8位微控制器 -MCU Single Cycle 8051 8K ISP Flash 2.4V-5.5V RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
AT89LP828-20JU 功能描述:8位微控制器 -MCU Single Cycle 8051 8K ISP Flash 2.4V-5.5V RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
AT89LP828-20MH 功能描述:8位微控制器 -MCU Single Cycle 8051 8K ISP Flash 2.4V-5.5V RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT