參數資料
| 型號： | APA1000-LG624B |
| 廠商： | Microsemi SoC |
| 文件頁數： | 112/178頁 |
| 文件大小： | 0K |
| 描述： | IC FPGA PROASIC+ 1M 624-LGA |
| 標準包裝： | 1 |
| 系列： | ProASICPLUS |
| RAM 位總計： | 202752 |
| 輸入/輸出數： | 440 |
| 門數： | 1000000 |
| 電源電壓： | 2.3 V ~ 2.7 V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 624-BCLGA |
| 供應商設備封裝： | 624-CLGA（32.5x32.5） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁當前第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁
ProASICPLUS Flash Family FPGAs
v5.9
2-29
Logic-Tile Contribution—Plogic
Plogic, the logic-tile component of AC power dissipation, is given by
Plogic = P3 * mc * Fs
where:
I/O Output Buffer Contribution—Poutputs
Poutputs, the I/O component of AC power dissipation, is given by
Poutputs = (P4 + (Cload * VDDP
2)) * p * Fp
where:
I/O Input Buffer's Buffer Contribution—Pinputs
The input’s component of AC power dissipation is given by
Pinputs = P8 * q * Fq
where:
PLL Contribution—Ppll
Ppll = P9 * Npll
where:
RAM Contribution—Pmemory
Finally, Pmemory, the memory component of AC power consumption, is given by
Pmemory = P6 * Nmemory * Fmemory * Ememory
where:
P3
=
1.4
μW/MHz is the average power consumption of a logic tile per MHz of its output toggling rate. The
maximum output toggling rate is Fs/2.
mc
=
the number of logic tiles switching during each Fs cycle
Fs
=
the clock frequency
P4
=
326
μW/MHz is the intrinsic power consumption of an output pad normalized per MHz of the output
frequency. This is the total I/O current VDDP.
Cload =
the output load
p
=
the number of outputs
Fp
=
the average output frequency
P8
=
29
μW/MHz is the intrinsic power consumption of an input pad normalized per MHz of the input
frequency.
q
=
the number of inputs
Fq
=
the average input frequency
P9
=
7.5 mW. This value has been estimated at maximum PLL clock frequency.
NPll
=
number of PLLs used
P6
=
175 W/MHz is the average power consumption of a memory block per MHz of the clock
Nmemory
=
the number of RAM/FIFO blocks
(1 block = 256 words * 9 bits)
Fmemory
=
the clock frequency of the memory
Ememory
=
the average number of active blocks divided by the total number of blocks (N) of the memory.
Typical values for Ememory would be 1/4 for a 1k x 8,9,16, 32 memory and 1/16 for a 4kx8,
9, 16, and 32 memory configuration
In addition, an application-dependent component to Ememory can be considered. For
example, for a 1kx8 memory configuration using only 1 cycle out of 2, Ememory = 1/4*1/2 = 1/8
相關PDF資料 |
PDF描述 |
|---|---|
| EP4SE820F43I4 | IC STRATIX IV FPGA 820K 1760FBGA |
| EP4SE820F43C3 | IC STRATIX IV FPGA 820K 1760FBGA |
| 24AA32AT/SM | IC EEPROM 32KBIT 400KHZ 8SOIC |
| 11LC161T-E/MNY | IC EEPROM 16K SER AUTO 8TDFN |
| 11LC161T-E/MS | IC EEPROM 16K SER AUTO 8MSOP |
相關代理商/技術參數 |
參數描述 |
|---|---|
| APA1000-LG624M | 制造商:Microsemi Corporation 功能描述:FPGA ProASICPLUS Family 1M Gates 180MHz 0.22um Technology 2.5V 624-Pin CCGA 制造商:Microsemi Corporation 功能描述:1,000,000 GATES FPGA - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 440 I/O 624LGA |
| APA1000-LGB | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA1000-LGES | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA1000-LGGB | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA1000-LGGES | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復。