
viii
Contents
AMD-K6
-2 Processor Data Sheet
21850I/0—December 1999
Preliminary Information
12
Clock Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
12.1
Halt State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
Enter Halt State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .244
Exit Halt State. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
Stop Grant State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
Enter Stop Grant State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .245
Exit Stop Grant State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
Stop Grant Inquire State . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
Enter Stop Grant Inquire State . . . . . . . . . . . . . . . . . . . . . . . 246
Exit Stop Grant Inquire State . . . . . . . . . . . . . . . . . . . . . . . . 246
Stop Clock State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
Enter Stop Clock State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
Exit Stop Clock State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
Power and Grounding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
12.2
12.3
12.4
13
13.1
13.2
13.3
Electrical Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
Power Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
Decoupling Recommendations . . . . . . . . . . . . . . . . . . . . . . . 250
Pin Connection Requirements . . . . . . . . . . . . . . . . . . . . . . . 251
14
14.1
Electrical Data for OPN Suffixes AHX,
400AFQ, and AFR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
Operating Ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
Absolute Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
DC Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
Electrical Data for OPN Suffixes AFX and 400AFR . . . . . 258
Operating Ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
Absolute Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
DC Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261
I/O Buffer Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
14.2
15
15.1
15.2
15.3
15.4
Signal Switching Characteristics . . . . . . . . . . . . . . . . . . . . . . 267
Selectable Drive Strength . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
I/O Buffer Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
I/O Model Application Note . . . . . . . . . . . . . . . . . . . . . . . . .265
I/O Buffer AC and DC Characteristics . . . . . . . . . . . . . . . . . 265
16
16.1
16.2
CLK Switching Characteristics . . . . . . . . . . . . . . . . . . . . . . . 267
Clock Switching Characteristics for
100-MHz Bus Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
Clock Switching Characteristics for
66-MHz Bus Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .268
Valid Delay, Float, Setup, and Hold Timings . . . . . . . . . . . 269
Output Delay Timings for 100-MHz Bus Operation . . . . . . 270
16.3
16.4
16.5