- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366549 > AM7992BDC (ADVANCED MICRO DEVICES INC) Serial Interface Adapter (SIA) PDF資料下載
參數(shù)資料
| 型號： | AM7992BDC |
| 廠商： | ADVANCED MICRO DEVICES INC |
| 元件分類： | 網(wǎng)絡(luò)接口 |
| 英文描述： | Serial Interface Adapter (SIA) |
| 中文描述： | DATACOM, MANCHESTER ENCODER/DECODER, CDIP24 |
| 封裝： | CERAMIC, DIP-24 |
| 文件頁數(shù)： | 17/27頁 |
| 文件大?。?/td> | 224K |
| 代理商： | AM7992BDC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁當(dāng)前第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁
AMD
1
7
Am7992B
SWITCHING WAVEFORMS
(Note A) (Note E)
Bit Cell 1
1
Bit Cell 2
0
Bit Cell 3
1
Bit Cell 4
0
Bit Cell 5
1
BCC
1
BCB BCC
0
BCB
BCC
1
BCB BCC
0
BCB
BCC
1
BCB
10
15
(Note D)
(Note B)
(Note C)
(Note F)
Receive
±
(Measured
Differentially)
INTCARR
RENA
V
CO
Enable
V
CO
INTRCLK
RCK Enable
RCLK
RX
INTPLLCLK
03378I-12
Notes:
A. Minimum Width > 45 ns.
B. RCLK = INTRCLK when
TEST
LOW.
C. RX undefined until bit time 5 (1st decoded bit).
D. Oscillator Interrupt may occur at 2nd INTRCLK after Bit 2 Clock Transition.
E. Timing Diagram does not include Internal Propagation Delays.
F. First valid data at RX (Bit 5).
Receive Timing – Start of Reception Clock Acquisition
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AM7992BDCB | Serial Interface Adapter (SIA) |
| AM7992BJC | Serial Interface Adapter (SIA) |
| AM7992BJCB | Serial Interface Adapter (SIA) |
| AM7996DC | IEEE 802.3/Ethernet/Cheapernet Transceiver |
| AM7996DCB | IEEE 802.3/Ethernet/Cheapernet Transceiver |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AM7992BDCB | 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:Serial Interface Adapter (SIA) |
| AM7992BDMB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Interface |
| AM7992BJC | 制造商:Rochester Electronics LLC 功能描述: 制造商:Advanced Micro Devices 功能描述: 制造商:AMD 功能描述: |
| AM7992BJCB | 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:Serial Interface Adapter (SIA) |
| AM7992BJCTR | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Interface |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。