- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4073 > AM1808BZWTD4 (Texas Instruments)IC ARM9 CORTEX MCU 361NFBGA PDF資料下載
參數(shù)資料
| 型號： | AM1808BZWTD4 |
| 廠商： | Texas Instruments |
| 文件頁數(shù)： | 173/264頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC ARM9 CORTEX MCU 361NFBGA |
| 標準包裝： | 90 |
| 系列： | ARM9 |
| 處理器類型： | ARM 微處理器 |
| 速度： | 456MHz |
| 電壓： | 1.25 V ~ 1.35 V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 361-LFBGA |
| 供應商設備封裝： | 361-NFBGA（16x16） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁當前第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁
SPRS653E – FEBRUARY 2010 – REVISED MARCH 2014
6.34.4 IEEE 1149.1 JTAG
The JTAG (1) interface is used for BSDL testing and emulation of the device.
The device requires that both TRST and RESET be asserted upon power up to be properly initialized.
While RESET initializes the device, TRST initializes the device's emulation logic. Both resets are required
for proper operation.
While both TRST and RESET need to be asserted upon power up, only RESET needs to be released for
the device to boot properly. TRST may be asserted indefinitely for normal operation, keeping the JTAG
port interface and device's emulation logic in the reset state.
TRST only needs to be released when it is necessary to use a JTAG controller to debug the device or
exercise the device's boundary scan functionality. Note: TRST is synchronous and must be clocked by
TCK; otherwise, the boundary scan logic may not respond as expected after TRST is asserted.
RESET must be released only in order for boundary-scan JTAG to read the variant field of IDCODE
correctly. Other boundary-scan instructions work correctly independent of current state of RESET.
For maximum reliability, the device includes an internal pulldown (IPD) on the TRST pin to ensure that
TRST will always be asserted upon power up and the device's internal emulation logic will always be
properly initialized.
JTAG controllers from Texas Instruments actively drive TRST high. However, some third-party JTAG
controllers may not drive TRST high but expect the use of a pullup resistor on TRST.
When using this type of JTAG controller, assert TRST to initialize the device after powerup and externally
drive TRST high before attempting any emulation or boundary scan operations.
6.34.4.1
JTAG Peripheral Register Description(s) – JTAG ID Register (DEVIDR0)
Table 6-139. DEVIDR0 Register
BYTE ADDRESS
ACRONYM
REGISTER DESCRIPTION
COMMENTS
Read-only. Provides 32-bit
0x01C1 4018
DEVIDR0
JTAG Identification Register
JTAG ID of the device.
(1)
IEEE Standard 1149.1-1990 Standard-Test-Access Port and Boundary Scan Architecture.
The JTAG ID register is a read-only register that identifies to the customer the JTAG/Device ID. For the
device, the JTAG ID register resides at address location 0x01C1 4018. The register hex value for each
silicon revision is:
0x0B7D 102F for silicon revision 1.0
0x0B7D 102F for silicon revision 1.1
0x1B7D 102F for silicon revision 2.0
For the actual register bit names and their associated bit field descriptions, see Figure 6-88 and Table 6-
31-28
27-12
11-1
0
VARIANT (4-Bit)
PART NUMBER (16-Bit)
MANUFACTURER (11-Bit)
LSB
R-xxxx
R-1011 0111 1101 0001
R-0000 0010 111
R-1
LEGEND: R = Read, W = Write, n = value at reset
Figure 6-88. JTAG ID (DEVIDR0) Register Description - Register Value
254
Peripheral Information and Electrical Specifications
Copyright 2010–2014, Texas Instruments Incorporated
Product Folder Links: AM1808
相關PDF資料 |
PDF描述 |
|---|---|
| AM1808BZCE3 | IC ARM9 CORTEX MCU 361NFBGA |
| AMC60DRTN-S93 | CONN EDGECARD 120PS DIP .100 SLD |
| AMC60DRTH-S93 | CONN EDGECARD 120PS DIP .100 SLD |
| IDT71V65803S100BGGI | IC SRAM 9MBIT 100MHZ 119BGA |
| AMC60DREN-S93 | CONN EDGECARD 120PS .100 EYELET |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AM1808BZWTT3 | 制造商:Texas Instruments 功能描述:IC ARM9 CORTEX MPU 361NFBGA 制造商:Texas Instruments 功能描述:AM1808BZWTT3 |
| AM1808EZCE3 | 功能描述:ARM926EJ-S Microprocessor IC Sitara? 1 Core, 32-Bit 375MHz 361-NFBGA (13x13) 制造商:texas instruments 系列:Sitara? 包裝:托盤 零件狀態(tài):有效 核心處理器:ARM926EJ-S 核數(shù)/總線寬度:1 ??，32 位 速度:375MHz 協(xié)處理器/DSP:控制系統(tǒng)；CP15 RAM 控制器:LPDDR，DDR2 圖形加速:無 顯示與接口控制器:LCD 以太網(wǎng):10/100 Mbps（1） SATA:SATA 3Gbps（1） USB:USB 1.1 + PHY（1），USB 2.0 + PHY（1） 電壓 - I/O:1.8V，3.3V 工作溫度:0°C ~ 90°C（TJ） 安全特性:- 封裝/外殼:361-LFBGA 供應商器件封裝:361-NFBGA（13x13） 附加接口:I2C，McASP，McBSP，SPI，MMC/SD，UART 標準包裝:160 |
| AM1808EZCE4 | 功能描述:ARM926EJ-S Microprocessor IC Sitara? 1 Core, 32-Bit 456MHz 361-NFBGA (13x13) 制造商:texas instruments 系列:Sitara? 包裝:托盤 零件狀態(tài):有效 核心處理器:ARM926EJ-S 核數(shù)/總線寬度:1 ??，32 位 速度:456MHz 協(xié)處理器/DSP:控制系統(tǒng)；CP15 RAM 控制器:LPDDR，DDR2 圖形加速:無 顯示與接口控制器:LCD 以太網(wǎng):10/100 Mbps（1） SATA:SATA 3Gbps（1） USB:USB 1.1 + PHY（1），USB 2.0 + PHY（1） 電壓 - I/O:1.8V，3.3V 工作溫度:0°C ~ 90°C（TJ） 安全特性:- 封裝/外殼:361-LFBGA 供應商器件封裝:361-NFBGA（13x13） 附加接口:I2C，McASP，McBSP，SPI，MMC/SD，UART 標準包裝:160 |
| AM1808EZCEA3 | 功能描述:ARM926EJ-S Microprocessor IC Sitara? 1 Core, 32-Bit 375MHz 361-NFBGA (13x13) 制造商:texas instruments 系列:Sitara? 包裝:托盤 零件狀態(tài):有效 核心處理器:ARM926EJ-S 核數(shù)/總線寬度:1 ??，32 位 速度:375MHz 協(xié)處理器/DSP:控制系統(tǒng)；CP15 RAM 控制器:LPDDR，DDR2 圖形加速:無 顯示與接口控制器:LCD 以太網(wǎng):10/100 Mbps（1） SATA:SATA 3Gbps（1） USB:USB 1.1 + PHY（1），USB 2.0 + PHY（1） 電壓 - I/O:1.8V，3.3V 工作溫度:-40°C ~ 105°C（TJ） 安全特性:- 封裝/外殼:361-LFBGA 供應商器件封裝:361-NFBGA（13x13） 附加接口:I2C，McASP，McBSP，SPI，MMC/SD，UART 標準包裝:160 |
| AM1808EZCED4 | 功能描述:ARM926EJ-S Microprocessor IC Sitara? 1 Core, 32-Bit 456MHz 361-NFBGA (13x13) 制造商:texas instruments 系列:Sitara? 包裝:托盤 零件狀態(tài):有效 核心處理器:ARM926EJ-S 核數(shù)/總線寬度:1 ??，32 位 速度:456MHz 協(xié)處理器/DSP:控制系統(tǒng)；CP15 RAM 控制器:LPDDR，DDR2 圖形加速:無 顯示與接口控制器:LCD 以太網(wǎng):10/100 Mbps（1） SATA:SATA 3Gbps（1） USB:USB 1.1 + PHY（1），USB 2.0 + PHY（1） 電壓 - I/O:1.8V，3.3V 工作溫度:-40°C ~ 90°C（TJ） 安全特性:- 封裝/外殼:361-LFBGA 供應商器件封裝:361-NFBGA（13x13） 附加接口:I2C，McASP，McBSP，SPI，MMC/SD，UART 標準包裝:160 |
發(fā)布緊急采購，3分鐘左右您將得到回復。