- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385092 > AK4541VQ (Asahi Kasei Microsystems Co.,Ltd) AC’97 Rev 2.1 Multimedia Audio CODEC PDF資料下載
參數(shù)資料
| 型號： | AK4541VQ |
| 廠商： | Asahi Kasei Microsystems Co.,Ltd |
| 元件分類： | Codec |
| 英文描述： | AC’97 Rev 2.1 Multimedia Audio CODEC |
| 中文描述： | AC\u0026#39;97音效活2.1多媒體音頻編解碼器 |
| 文件頁數(shù)： | 7/31頁 |
| 文件大小： | 383K |
| 代理商： | AK4541VQ |
第1頁第2頁第3頁第4頁第5頁第6頁當前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁
[ASAHI KASEI]
[AK4541]
<M0047-E-01>
1999/01
- 7 -
Switching Characteristics
Ta=25
°
C, AVdd=DVdd=3.3V
±
5%, 50pF external load
Parameter
Master Clock Frequency Note)
If Crystal is not used.
AC link Interface Timing
BIT_CLK frequency
BIT_CLK clock Period(Tbclk=1/Fbclk)
BIT_BLK low pulse width
BIT_BLK low pulse width
BIT_CLK rise time
BIT_CLK fall time
SYNC frequency
SYNC low pulse width
Symbol
Fmclk
min
-
45
Typ
24.576
50
max
-
55
Units
MHz
%
Fbclk
Tbclk
Tclk_low
Tclk_high
Trise_clk
Tfall_clk
-
36.0
36.0
-
-
-
-
12.288
81.38
40.7
40.7
-
-
48
19.5
(240 cycle)
1.3
(16 cycle)
-
-
-
-
-
45
45
6
6
-
-
MHz
ns
ns
ns
ns
ns
kHz
μ
s
(Tbclk)
μ
s
(Tbclk)
ns
ns
ns
ns
ns
SYNC high pulse width
SYNC rise time
SYNC fall time
Setup time(SDATA_IN,SDATA_OUT)
Hold time(SDATA_IN,SDATA_OUT)
SDATA_IN delay time from BIT_CLK
rising edge
SDATA_IN rise time
SDATA_IN fall time
SDATA_OUT rise time
SDATA_OUT fall time
Cold Rest
(SDATA_OUT=L, SYNC=L)
RESET# active low pulse width
RESET# inactive to BIT_CLK delay
Tsync_low
Tsync_high
Trise_sync
Tfall_sync
Tsetup
Thold
Tdelay
-
-
-
-
6
6
-
Trise_din
Tfall_din
Trise_dout
Tfall_dout
10.0
25.0
-
-
-
-
-
-
-
-
-
15
6
6
6
6
ns
ns
ns
ns
Trst_low
Trst2clk
1.0
162.8
(2 cycle)
-
-
μ
s
ns
(Tbclk)
Warm Rest Timing
SYNC active low pulse width
SYNC inactive to BIT_CLK delay
Tsync_high
Tsync2clk
1.0
162.8
(2 cycle)
1.3
(16 cycle)
-
μ
s
(Tbclk)
ns
(Tbclk)
AC-link Low Power Mode Timing
End of Slot 2 to BIT_CLK, SDATA_IN
Low
Activate Test Mode Timing
Setup to trailing edge of RESET#
Hold from RESET# rising edge
Rising edge of RESET# to Hi-Z
Falling edge of RESET# to L
Note ) The use of a crystal is recommended. If a master clock is supplied (or if an external oscillator is used),
Master Clock should be supplied to XTAL_IN and XTAL_OUT should be left open.
Ts2_pdwn
-
-
1.0
μ
s
Tsetup2rst
Thold2rst
Toff
Tlow
15.0
100
-
-
-
-
-
-
-
-
50
50
ns
ns
ns
ns
相關PDF資料 |
PDF描述 |
|---|---|
| AK4541 | AC’97 Rev 2.1 Multimedia Audio CODEC |
| AK4543 | AC’97 Rev 2.1 Multimedia Audio CODEC |
| AK4543VQ | AC’97 Rev 2.1 Multimedia Audio CODEC |
| AK4544A | AC97 MULTIMEDIA AUDIO CODEC WITH SRC |
| AK4544AVQ | CABLE ASSEMBLY; BNC MALE TO N MALE; 50 OHM, RG223/U COAX, DOUBLE SHIELDED; 36" CABLE LENGTH |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AK4543 | 制造商:AKM 制造商全稱:AKM 功能描述:AC’97 Rev 2.1 Multimedia Audio CODEC |
| AK4543VQ | 制造商:AKM 制造商全稱:AKM 功能描述:AC’97 Rev 2.1 Multimedia Audio CODEC |
| AK4544 | 制造商:AKM 制造商全稱:AKM 功能描述:AC97 MULTIMEDIA AUDIO CODEC WITH SRC |
| AK4544A | 制造商:AKM 制造商全稱:AKM 功能描述:AC97 MULTIMEDIA AUDIO CODEC WITH SRC |
| AK4544AVQ | 制造商:AKM 制造商全稱:AKM 功能描述:AC97 MULTIMEDIA AUDIO CODEC WITH SRC |
發(fā)布緊急采購，3分鐘左右您將得到回復。