Revision 17 2-9 Power per I/O Pin Table 2-13 Summary of I/O Input Buffer Power (per pin) – Default I/O So" />
<label id="unrys"><span id="unrys"></span></label><ins id="unrys"></ins>
<rt id="unrys"><acronym id="unrys"><tt id="unrys"></tt></acronym></rt>
  • <big id="unrys"><optgroup id="unrys"><dfn id="unrys"></dfn></optgroup></big>
    <table id="unrys"></table>
    參數(shù)資料
    型號(hào): AGLN060V5-ZVQ100
    廠商: Microsemi SoC
    文件頁(yè)數(shù): 69/150頁(yè)
    文件大小: 0K
    描述: IC FPGA NANO 1KB 60K 100VQFP
    標(biāo)準(zhǔn)包裝: 90
    系列: IGLOO nano
    邏輯元件/單元數(shù): 1536
    RAM 位總計(jì): 18432
    輸入/輸出數(shù): 71
    門(mén)數(shù): 60000
    電源電壓: 1.425 V ~ 1.575 V
    安裝類型: 表面貼裝
    工作溫度: -20°C ~ 70°C
    封裝/外殼: 100-TQFP
    供應(yīng)商設(shè)備封裝: 100-VQFP(14x14)
    第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)當(dāng)前第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)
    IGLOO nano Low Power Flash FPGAs
    Revision 17
    2-9
    Power per I/O Pin
    Table 2-13 Summary of I/O Input Buffer Power (per pin) – Default I/O Software Settings
    Applicable to IGLOO nano I/O Banks
    VCCI (V)
    Dynamic Power
    PAC9 (W/MHz) 1
    Single-Ended
    3.3 V LVTTL / 3.3 V LVCMOS
    3.3
    16.38
    3.3 V LVTTL / 3.3 V LVCMOS – Schmitt Trigger
    3.3
    18.89
    3.3 V LVCMOS Wide Range2
    3.3
    16.38
    3.3 V LVCMOS Wide Range – Schmitt Trigger
    3.3
    18.89
    2.5 V LVCMOS
    2.5
    4.71
    2.5 V LVCMOS – Schmitt Trigger
    2.5
    6.13
    1.8 V LVCMOS
    1.8
    1.64
    1.8 V LVCMOS – Schmitt Trigger
    1.8
    1.79
    1.5 V LVCMOS (JESD8-11)
    1.5
    0.97
    1.5 V LVCMOS (JESD8-11) – Schmitt Trigger
    1.5
    0.96
    1.2 V LVCMOS3
    1.2
    0.57
    1.2 V LVCMOS – Schmitt Trigger3
    1.2
    0.52
    1.2 V LVCMOS Wide Range3
    1.2
    0.57
    1.2 V LVCMOS Wide Range – Schmitt Trigger3
    1.2
    0.52
    Notes:
    1. PAC9 is the total dynamic power measured on VCCI.
    2. All LVCMOS 3.3 V software macros support LVCMOS 3.3 V wide range as specified in the JESD8-B specification.
    3. Applicable to IGLOO nano V2 devices operating at VCCI
    VCC.
    Table 2-14 Summary of I/O Output Buffer Power (per pin) – Default I/O Software Settings1
    Applicable to IGLOO nano I/O Banks
    CLOAD (pF)
    VCCI (V)
    Dynamic Power
    PAC10 (W/MHz)2
    Single-Ended
    3.3 V LVTTL / 3.3 V LVCMOS
    5
    3.3
    107.98
    3.3 V LVCMOS Wide Range3
    5
    3.3
    107.98
    2.5 V LVCMOS
    5
    2.5
    61.24
    1.8 V LVCMOS
    5
    1.8
    31.28
    1.5 V LVCMOS (JESD8-11)
    5
    1.5
    21.50
    1.2 V LVCMOS4
    51.2
    15.22
    Notes:
    1. Dynamic power consumption is given for standard load and software default drive strength and output slew.
    2. PAC10 is the total dynamic power measured on VCCI.
    3. All LVCMOS 3.3 V software macros support LVCMOS 3.3 V wide range as specified in the JESD8-B specification.
    4. Applicable for IGLOO nano V2 devices operating at VCCI
    VCC.
    相關(guān)PDF資料
    PDF描述
    AYM28DTAT-S189 CONN EDGECARD 56POS R/A .156 SLD
    ASM28DTAT-S189 CONN EDGECARD 56POS R/A .156 SLD
    AGM28DTAT-S189 CONN EDGECARD 56POS R/A .156 SLD
    RSA44DTMS CONN EDGECARD 88POS R/A .125 SLD
    RMA44DTMS CONN EDGECARD 88POS R/A .125 SLD
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    AGLN060V5-ZVQ100I 功能描述:IC FPGA NANO 1KB 60K 100VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列) 系列:IGLOO nano 標(biāo)準(zhǔn)包裝:152 系列:IGLOO PLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):792 RAM 位總計(jì):- 輸入/輸出數(shù):120 門(mén)數(shù):30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應(yīng)商設(shè)備封裝:289-CSP(14x14)
    AGLN060V5-ZVQG100 功能描述:IC FPGA NANO 1KB 60K 100VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列) 系列:IGLOO nano 標(biāo)準(zhǔn)包裝:152 系列:IGLOO PLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):792 RAM 位總計(jì):- 輸入/輸出數(shù):120 門(mén)數(shù):30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應(yīng)商設(shè)備封裝:289-CSP(14x14)
    AGLN060V5-ZVQG100I 功能描述:IC FPGA NANO 1KB 60K 100VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列) 系列:IGLOO nano 標(biāo)準(zhǔn)包裝:152 系列:IGLOO PLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):792 RAM 位總計(jì):- 輸入/輸出數(shù):120 門(mén)數(shù):30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應(yīng)商設(shè)備封裝:289-CSP(14x14)
    AGLN125V2-CSG81 功能描述:IC FPGA NANO 1KB 125K 81-CSP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列) 系列:IGLOO nano 標(biāo)準(zhǔn)包裝:152 系列:IGLOO PLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):792 RAM 位總計(jì):- 輸入/輸出數(shù):120 門(mén)數(shù):30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應(yīng)商設(shè)備封裝:289-CSP(14x14)
    AGLN125V2-CSG81I 功能描述:IC FPGA NANO 1KB 125K 81-CSP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列) 系列:IGLOO nano 標(biāo)準(zhǔn)包裝:152 系列:IGLOO PLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):792 RAM 位總計(jì):- 輸入/輸出數(shù):120 門(mén)數(shù):30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應(yīng)商設(shè)備封裝:289-CSP(14x14)