參數(shù)資料
型號: ADSP-BF536BBCZ-3B
廠商: Analog Devices Inc
文件頁數(shù): 37/68頁
文件大小: 0K
描述: IC DSP CTLR 16BIT 208CSPBGA
產(chǎn)品培訓(xùn)模塊: Blackfin® Processor Core Architecture Overview
Blackfin® Device Drivers
Blackfin® Optimizations for Performance and Power Consumption
Blackfin® System Services
標準包裝: 1
系列: Blackfin®
類型: 定點
接口: CAN,SPI,SSP,TWI,UART
時鐘速率: 300MHz
非易失內(nèi)存: 外部
芯片上RAM: 100kB
電壓 - 輸入/輸出: 2.50V,3.30V
電壓 - 核心: 1.20V
工作溫度: -40°C ~ 85°C
安裝類型: 表面貼裝
封裝/外殼: 208-LFBGA,CSPBGA
供應(yīng)商設(shè)備封裝: 208-CSPBGA
包裝: 托盤
Rev. J
|
Page 42 of 68
|
February 2014
Serial Peripheral Interface Port—Master Timing
Table 34 and Figure 24 describe SPI port master operations.
Table 34. Serial Peripheral Interface (SPI) Port—Master Timing
2.25 V
V
DDEXT 2.70 V
or
0.80 V
V
DDINT 0.95 V
1
2.70 V
V
DDEXT 3.60 V
and
0.95 V
V
DDINT 1.43 V
2, 3
Parameter
Min
Max
Min
Max
Unit
Timing Requirements
tSSPIDM
Data Input Valid to SCK Edge (Data Input Setup)
8.7
7.5
ns
tHSPIDM
SCK Sampling Edge to Data Input Invalid
–1.5
ns
Switching Characteristics
tSDSCIM
SPISELx Low to First SCK Edge
2 × tSCLK –1.5
ns
tSPICHM
Serial Clock High Period
2 × tSCLK –1.5
ns
tSPICLM
Serial Clock Low Period
2 × tSCLK –1.5
ns
tSPICLK
Serial Clock Period
4 × tSCLK –1.5
ns
tHDSM
Last SCK Edge to SPISELx High
2 × tSCLK –1.5
ns
tSPITDM
Sequential Transfer Delay
2 × tSCLK –1.5
ns
tDDSPIDM
SCK Edge to Data Out Valid (Data Out Delay)
6
ns
tHDSPIDM
SCK Edge to Data Out Invalid (Data Out Hold)
–1.0
ns
1 Applies to all nonautomotive-grade devices when operated within either of these voltage ranges.
2 Applies to all nonautomotive-grade devices when operated within these voltage ranges.
3 All automotive-grade devices are within these specifications.
Figure 24. Serial Peripheral Interface (SPI) Port—Master Timing
tSDSCIM
tSPICLK
tHDSM
tSPITDM
tSPICLM
tSPICHM
tHDSPIDM
tHSPIDM
tSSPIDM
SPIxSELy
(OUTPUT)
SPIxSCK
(OUTPUT)
SPIxMOSI
(OUTPUT)
SPIxMISO
(INPUT)
SPIxMOSI
(OUTPUT)
SPIxMISO
(INPUT)
CPHA = 1
CPHA = 0
tDDSPIDM
tHSPIDM
tSSPIDM
tHDSPIDM
tDDSPIDM
相關(guān)PDF資料
PDF描述
XCR3064XL-7CP56C IC ISP CPLD 64 MCELL 3.3V 56-CSP
RMM40DTKT-S288 CONN EDGECARD 80POS .156 EXTEND
ADSP-BF512BBCZ-4 IC DSP 16/32B 400MHZ 168CSPBGA
XC95144XL-10CSG144I IC CPLD 144MCELL 10NS 144-CSBGA
TAP106K035SRS CAP TANT 10UF 35V 10% RADIAL
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADSP-BF536BBCZ3BRL 功能描述:IC DSP CTLR 16BIT 208BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP(數(shù)字式信號處理器) 系列:Blackfin® 標準包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI,以太網(wǎng),RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA,F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA(20x20) 包裝:托盤
ADSP-BF536BBCZ-4A 功能描述:IC DSP CTLR 16BIT 182CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP(數(shù)字式信號處理器) 系列:Blackfin® 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C,McASP,McBSP 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA,F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:548-FCBGA(27x27) 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA
ADSP-BF536BBCZ-4B 功能描述:IC DSP CTLR 16BIT 208CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP(數(shù)字式信號處理器) 系列:Blackfin® 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C,McASP,McBSP 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA,F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:548-FCBGA(27x27) 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA
ADSP-BF536BBCZ4BRL 功能描述:IC DSP CTLR 16BIT 208CSBGA 制造商:analog devices inc. 系列:Blackfin? 包裝:帶卷(TR) 零件狀態(tài):有效 類型:定點 接口:CAN,SPI,SSP,TWI,UART 時鐘速率:400MHz 非易失性存儲器:外部 片載 RAM:100kB 電壓 - I/O:2.50V,3.30V 電壓 - 內(nèi)核:1.20V 工作溫度:-40°C ~ 85°C(TA) 安裝類型:表面貼裝 封裝/外殼:208-FBGA,CSPBGA 供應(yīng)商器件封裝:208-CSPBGA(17x17) 標準包裝:1,000
ADSP-BF536SBBC2Z300 制造商:Analog Devices 功能描述: