參數資料
| 型號： | ADSP-21368KBPZ-3A |
| 廠商： | Analog Devices Inc |
| 文件頁數： | 14/64頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP 32BIT 400MHZ 256BGA |
| 產品培訓模塊： | SHARC Processor Overview |
| 標準包裝： | 1 |
| 系列： | SHARC® |
| 類型： | 浮點 |
| 接口： | DAI，DPI |
| 時鐘速率： | 400MHz |
| 非易失內存： | ROM（768 kB） |
| 芯片上RAM： | 256kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.30V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 256-LBGA 裸露焊盤 |
| 供應商設備封裝： | 256-BGA（27x27） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁當前第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁
Rev. F
|
Page 21 of 64
|
October 2013
Clock Input
Table 13. Clock Input
Parameter
400 MHz
1
1 Applies to all 400 MHz models. See Ordering Guide on Page 61.
366 MHz
2
2 Applies to all 366 MHz models. See Ordering Guide on Page 61.
350 MHz
3
3 Applies to all 350 MHz models. See Ordering Guide on Page 61.
333 MHz
4
4 Applies to all 333 MHz models. See Ordering Guide on Page 61.
266 MHz
5
5 Applies to all 266 MHz models. See Ordering Guide on Page 61.
Unit
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Timing Requirements
t
CK
CLKIN Period
156
6 Applies only for CLK_CFG1–0 = 00 and default values for PLL control bits in PMCTL.
100
16.396
100
17.146
100
186
100
22.56
100
ns
t
CKL
CLKIN Width Low
7.51
45
8.11
45
8.51
45
91
45
11.251
45
ns
t
CKH
CLKIN Width High
7.5
1
45
8.1
1
45
8.5
1
45
9
1
45
11.25
1
45
ns
t
CKRF
CLKIN Rise/Fall (0.4 V to 2.0 V)
3
ns
t
CCLK
7
7 Any changes to PLL control bits in the PMCTL register must meet core clock timing specification t
CCLK.
CCLK Period
2.5
10
2.73
10
2.85
10
3.0
10
3.75
10
ns
f
VCO
8
8 See Figure 5 on Page 19 for VCO diagram.
VCO Frequency
100
800
100
800
100
800
100
800
100
600
MHz
t
CKJ
9, 10
9 Actual input jitter should be combined with ac specifications for accurate timing analysis.
10Jitter specification is maximum peak-to-peak time interval error (TIE) jitter.
CLKIN Jitter Tolerance
–250
+250
–250
+250
–250
+250
–250
+250
–250
+250
ps
Figure 7. Clock Input
CLKIN
tCK
tCKL
tCKH
tCKJ
相關PDF資料 |
PDF描述 |
|---|---|
| ADSP-21371BSWZ-2B | IC DSP 32BIT 266MHZ 208-LQFP |
| ADSP-21469BBCZ-3 | IC DSP 32/40BIT 400MHZ 324BGA |
| ADSP-21479BBCZ-2A | IC DSP SHARC 266MHZ LP 196CSPBGA |
| ADSP-21479KBCZ-3A | IC DSP SHARK 300MHZ 196CSPBGA |
| ADSP-21489BSWZ-3B | IC CCD SIGNAL PROCESSOR 176LQFP |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ADSP-21368SKBP-ENG | 制造商:AD 制造商全稱:Analog Devices 功能描述:Preliminary Technical Data |
| ADSP-21368SKBPZENG | 制造商:AD 制造商全稱:Analog Devices 功能描述:Preliminary Technical Data |
| ADSP-21369 | 制造商:AD 制造商全稱:Analog Devices 功能描述:The ADSP-21367/ADSP-21368/ADSP-21369 are available with a 400 MHz core instruction rate with unique audiocentric peripherals such as the digital audio interface, S/PDIF transceiver, serial ports, 8-channel asynchronous sample rate converter, precision clock generators, and more. |
| ADSP-21369BBP-2A | 功能描述:IC DSP 32BIT 333MHZ 256-BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21369BBPZ-2A | 功能描述:IC DSP 32BIT 333MHZ 256-BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，FCBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
發(fā)布緊急采購，3分鐘左右您將得到回復。