- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374032 > ADSP-21062KS-160 (ANALOG DEVICES INC) ADSP-2106x SHARC DSP Microcomputer Family PDF資料下載
參數(shù)資料
| 型號(hào)： | ADSP-21062KS-160 |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 數(shù)字信號(hào)處理 |
| 英文描述： | ADSP-2106x SHARC DSP Microcomputer Family |
| 中文描述： | 48-BIT, 40 MHz, OTHER DSP, PQFP240 |
| 封裝： | MS-029GA, MQFP-240 |
| 文件頁數(shù)： | 36/48頁 |
| 文件大?。?/td> | 370K |
| 代理商： | ADSP-21062KS-160 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當(dāng)前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁
–36–
ADSP-21062/ADSP-21062L
REV. C
Serial Ports
ADSP-21062
Min
ADSP-21062L
Min
Parameter
Max
Max
Units
External Clock
Timing Requirements:
t
SFSE
t
HFSE
t
SDRE
t
HDRE
t
SCLKW
t
SCLK
Internal Clock
Timing Requirements:
t
SFSI
TFS/RFS Setup Before TCLK/RCLK
1
TFS/RFS Hold After TCLK/RCLK
1, 2
Receive Data Setup Before RCLK
1
Receive Data Hold After RCLK
1
TCLK/RCLK Width
TCLK/RCLK Period
3.5
4
1.5
4
9
t
CK
3.5
4
1.5
4
9
t
CK
ns
ns
ns
ns
ns
ns
TFS Setup Before TCLK
1
; RFS Setup
Before RCLK
1
TFS/RFS Hold After TCLK/RCLK
1, 2
Receive Data Setup Before RCLK
1
Receive Data Hold After RCLK
1
External or Internal Clock
Switching Characteristics:
t
DFSE
RFS Delay After RCLK (Internally
Generated RFS)
3
t
HOFSE
RFS Hold After RCLK (Internally
Generated RFS)
3
External Clock
Switching Characteristics:
t
DFSE
TFS Delay After TCLK (Internally
Generated TFS)
3
t
HOFSE
TFS Hold After TCLK (Internally
Generated TFS)
3
t
DDTE
Transmit Data Delay After TCLK
3
t
HDTE
Transmit Data Hold After TCLK
3
Internal Clock
Switching Characteristics:
t
DFSI
TFS Delay After TCLK (Internally
Generated TFS)
3
t
HOFSI
TFS Hold After TCLK (Internally
Generated TFS)
3
t
DDTI
Transmit Data Delay After TCLK
3
t
HDTI
Transmit Data Hold After TCLK
3
t
SCLKIW
TCLK/RCLK Width
Enable and Three-State
Switching Characteristics:
t
DDTEN
Data Enable from External TCLK
3
t
DDTTE
Data Disable from External TCLK
3
t
DDTIN
Data Enable from Internal TCLK
3
t
DDTTI
Data Disable from Internal TCLK
3
t
DCLK
TCLK/RCLK Delay from CLKIN
t
DPTR
SPORT Disable After CLKIN
Gated SCLK with External TFS
(Mesh Multiprocessing)
4
Timing Requirements:
t
STFSCK
TFS Setup Before CLKIN
t
HTFSCK
TFS Hold After CLKIN
External Late Frame Sync
Switching Characteristics:
t
DDTLFSE
Data Delay from Late External TFS or
External RFS with MCE = 1, MFD = 0
5
t
DDTENFS
Data Enable from late FS or MCE = 1,
MFD = 0
5
8
1
3
3
8
1
3
3
ns
ns
ns
ns
t
HFSI
t
SDRI
t
HDRI
13
13
ns
3
3
ns
13
13
ns
3
3
ns
ns
ns
16
16
5
5
4.5
4.5
ns
–1.5
–1.5
ns
ns
ns
ns
7.5
7.5
0
(t
SCLK
/2) – 2.5
0
(t
SCLK
/2) – 2.5
(t
SCLK
/2) + 2.5
(t
SCLK
/2) + 2.5
4.25
4
ns
ns
ns
ns
ns
ns
10.5
16
0
0
3
22 + 3DT/8
17
7.5
22 + 3DT/8
17
5
t
CK
/2
5
t
CK
/2
ns
ns
12.75
12.75
ns
3.5
3.5
ns
To determine whether communication is possible between two devices at clock speed
n,
the following specifications must be confirmed: 1) frame sync delay and frame sync setup
and hold, 2) data delay and data setup and hold, and 3) SCLK width.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADSP-21062LKS-133 | ADSP-2106x SHARC DSP Microcomputer Family |
| ADSP-21062LKS-160 | ADSP-2106x SHARC DSP Microcomputer Family |
| ADSP-21062LCS-160 | ADSP-2106x SHARC DSP Microcomputer Family |
| ADSP-21062LAB-160 | ADSP-2106x SHARC DSP Microcomputer Family |
| ADSP-21062KB-160 | ADSP-2106x SHARC DSP Microcomputer Family |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-21062KSZ-133 | 功能描述:IC DSP CONTROLLER 32BIT 240MQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點(diǎn) 接口:I²C，McASP，McBSP 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| ADSP-21062KSZ-160 | 功能描述:IC DSP CONTROLLER 32BIT 240MQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21062L | 制造商:AD 制造商全稱:Analog Devices 功能描述:ADSP-2106x SHARC DSP Microcomputer Family |
| ADSP-21062LAB-160 | 功能描述:IC DSP CONTROLLER 32BIT 225BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21062LABZ-160 | 功能描述:IC DSP CONTROLLER 32BIT 225BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。