- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374032 > ADSP-21060LKS-160 (ANALOG DEVICES INC) ADSP-2106x SHARC DSP Microcomputer Family PDF資料下載
參數(shù)資料
| 型號： | ADSP-21060LKS-160 |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | ADSP-2106x SHARC DSP Microcomputer Family |
| 中文描述： | 48-BIT, 40 MHz, OTHER DSP, PQFP240 |
| 封裝： | MS-029GA, MQFP-240 |
| 文件頁數(shù)： | 35/47頁 |
| 文件大?。?/td> | 366K |
| 代理商： | ADSP-21060LKS-160 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁當(dāng)前第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁
ADSP-21060/ADSP-21060L
–35–
REV. D
Serial Ports
ADSP-21060
Min
ADSP-21060L
Min
Parameter
Max
Max
Units
External Clock
Timing Requirements:
t
SFSE
t
HFSE
t
SDRE
t
HDRE
t
SCLKW
t
SCLK
Internal Clock
Timing Requirements:
t
SFSI
TFS/RFS Setup before TCLK/RCLK
1
TFS/RFS Hold after TCLK/RCLK
1, 2
Receive Data Setup before RCLK
1
Receive Data Hold after RCLK
1
TCLK/RCLK Width
TCLK/RCLK Period
3.5
4
1.5
4
9.5
t
CK
3.5
4
1.5
4
9.0
t
CK
ns
ns
ns
ns
ns
ns
TFS Setup before TCLK
1
; RFS Setup
before RCLK
1
TFS/RFS Hold after TCLK/RCLK
1, 2
Receive Data Setup before RCLK
1
Receive Data Hold after RCLK
1
External or Internal Clock
Switching Characteristics:
t
DFSE
RFS Delay after RCLK (Internally
Generated RFS)
3
t
HOFSE
RFS Hold after RCLK (Internally
Generated RFS)
3
External Clock
Switching Characteristics:
t
DFSE
TFS Delay after TCLK (Internally
Generated TFS)
3
t
HOFSE
TFS Hold after TCLK (Internally
Generated TFS)
3
t
DDTE
Transmit Data Delay after TCLK
3
t
HODTE
Transmit Data Hold after TCLK
3
Internal Clock
Switching Characteristics:
t
DFSI
TFS Delay after TCLK (Internally
Generated TFS)
3
t
HOFSI
TFS Hold after TCLK (Internally
Generated TFS)
3
t
DDTI
Transmit Data Delay after TCLK
3
t
HDTI
Transmit Data Hold after TCLK
3
t
SCLKIW
TCLK/RCLK Width
Enable and Three-State
Switching Characteristics:
t
DDTEN
Data Enable from External TCLK
3
t
DDTTE
Data Disable from External TCLK
3
t
DDTIN
Data Enable from Internal TCLK
3
t
DDTTI
Data Disable from Internal TCLK
3
t
DCLK
TCLK/RCLK Delay from CLKIN
t
DPTR
SPORT Disable after CLKIN
Gated SCLK with External TFS
(Mesh Multiprocessing)
4
Timing Requirements:
t
STFSCK
TFS Setup before CLKIN
t
HTFSCK
TFS Hold after CLKIN
External Late Frame Sync
Switching Characteristics:
t
DDTLFSE
Data Delay from Late External TFS or
External RFS with MCE = 1, MFD = 0
5
t
DDTENFS
Data Enable from late FS or MCE = 1,
MFD = 0
5
8
1
3
3
8
1
3
3
ns
ns
ns
ns
t
HFSI
t
SDRI
t
HDRI
13
13
ns
3
3
ns
13
13
ns
3
3
ns
ns
ns
16
16
5
5
4.5
4.5
ns
–1.5
–1.5
ns
ns
ns
ns
7.5
7.5
0
(t
SCLK
/2) – 2
0
(t
SCLK
/2) – 2.5
(t
SCLK
/2) + 2
(t
SCLK
/2) + 2.5
3.5
4.0
ns
ns
ns
ns
ns
ns
10.5
10.5
0
0
3
22 + 3DT/8
17
3
22 + 3DT/8
17
5
t
CK
/2
5
t
CK
/2
ns
ns
12
12.8
ns
3
3.5
ns
To
determine whether communication is possible between two devices at clock speed
n,
the following specifications must be confirmed: 1) frame sync delay & frame sync se
tup
and hold, 2) data delay & data setup and hold, and 3) SCLK width.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADSP-21061KS-133 | ADSP-2106x SHARC DSP Microcomputer Family |
| ADSP-21061 | ADSP-2106x SHARC DSP Microcomputer Family |
| ADSP-21061L | ADSP-2106x SHARC DSP Microcomputer Family |
| ADSP-21061LAS-160 | ADSP-2106x SHARC DSP Microcomputer Family |
| ADSP-21061LAS-176 | ADSP-2106x SHARC DSP Microcomputer Family |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-21060LKSZ-133 | 功能描述:IC DSP CONTROLLER 32BIT 240-MQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21060LKSZ-160 | 功能描述:IC DSP CONTROLLER 32BIT 240MQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21061 | 制造商:AD 制造商全稱:Analog Devices 功能描述:ADSP-2106x SHARC DSP Microcomputer Family |
| ADSP-21061KS | 制造商:Analog Devices 功能描述: |
| ADSP-21061KS-133 | 功能描述:IC DSP CONTROLLER 32BIT 240MQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。