參數資料
型號： ADSP-21060L
廠商： Analog Devices, Inc.
英文描述： ADSP-2106x SHARC DSP Microcomputer Family
中文描述： 的ADSP - 2106x SHARC處理器DSP的微機家庭
文件頁數： 30/47頁
文件大小： 366K
代理商： ADSP-21060L
–30–
ADSP-21060/ADSP-21060L
REV. D
transfer is controlled by ADDR
31-0
,
RD
,
WR
,
MS
3-0
, and ACK
(not
DMAG
). For Paced Master mode, the Memory Read–Bus
Master, Memory Write–Bus Master, and Synchronous Read/
Write–Bus Master timing specifications for ADDR
31-0
,
RD
,
WR
,
MS
3-0
,
SW
, PAGE, DATA
47-0
, and ACK also apply.
ADSP-21060
Min
ADSP-21060L
Min
Parameter
Max
Max
Units
Timing Requirements:
t
SDRLC
t
SDRHC
t
WDR
DMAR
x Low Setup before CLKIN
1
DMAR
x High Setup before CLKIN
1
DMAR
x Width Low
(Nonsynchronous)
t
SDATDGL
Data Setup after
DMAG
x Low
2
t
HDATIDG
Data Hold after
DMAG
x High
t
DATDRH
Data Valid after
DMAR
x High
2
t
DMARLL
DMAR
x Low Edge to Low Edge
t
DMARH
DMAR
x Width High
5
5
5
5
ns
ns
6
6
ns
ns
ns
ns
ns
ns
10 + 5DT/8
10 + 5DT/8
2
2
16 + 7DT/8
16 + 7DT/8
23 + 7DT/8
6
23 + 7DT/8
6
Switching Characteristics:
t
DDGL
DMAG
x Low Delay after CLKIN
t
WDGH
DMAG
x High Width
t
WDGL
DMAG
x Low Width
t
HDGC
DMAG
x High Delay after CLKIN
t
VDATDGH
Data Valid before
DMAG
x High
3
t
DATRDGH
Data Disable after
DMAG
x High
4
t
DGWRL
WR
Low before
DMAG
x Low
t
DGWRH
DMAG
x Low before
WR
High
t
DGWRR
WR
High before
DMAG
x High
t
DGRDL
RD
Low before
DMAG
x Low
t
DRDGH
RD
Low before
DMAG
x High
t
DGRDR
RD
High before
DMAG
x High
t
DGWR
DMAG
x High to
WR
,
RD
,
DMAG
x
Low
t
DADGH
Address/Select Valid to
DMAG
x High
t
DDGHA
Address/Select Hold after
DMAG
x
High
9 + DT/4
6 + 3DT/8
12 + 5DT/8
–2 – DT/8
8 + 9DT/16
0
0
10 + 5DT/8 + W
1 + DT/16
0
11 + 9DT/16 + W
0
15 + DT/4
9 + DT/4
6 + 3DT/8
12 + 5DT/8
–2 – DT/8
8 + 9DT/16
0
0
10 + 5DT/8 + W
1 + DT/16
0
11 + 9DT/16 + W
0
15 + DT/4
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
6 – DT/8
6 – DT/8
7
2
7
2
3 + DT/16
2
3 + DT/16
2
3
3
5 + 3DT/8 + HI
17 + DT
5 + 3DT/8 + HI
17 + DT
ns
ns
–0.5
–0.5
ns
W = (number of wait states specified in WAIT register)
×
t
CK
.
HI = t
CK
(if an address hold cycle or bus idle cycle occurs, as specified in WAIT register; otherwise HI = 0).
NOTES
1
Only required for recognition in the current cycle.
2
t
is the data setup requirement if
DMAR
x is not being used to hold off completion of a write. Otherwise, if
DMAR
x low holds off completion of the write, the
data can be driven t
after
DMAR
x is brought high.
3
t
VDATDGH
is valid if
DMAR
x is not being used to hold off completion of a read. If
DMAR
x is used to prolong the read, then t
VDATDGH
= 8 + 9DT/16 + (n
×
t
CK
) where
n
4
See
System Hold Time Calculation
under Test Conditions for calculation of hold times given capacitive and dc loads.
DMA Handshake
These specifications describe the three DMA handshake modes.
In all three modes DMAR is used to initiate transfers. For hand-
shake mode, DMAG controls the latching or enabling of data
externally. For external handshake mode, the data transfer is
controlled by the ADDR
31-0
,
RD
,
WR
,
SW
, PAGE,
MS
3-0
,
ACK, and
DMAG
signals. For Paced Master mode, the data
相關PDF資料
PDF描述
ADSP-21060LAB-160 ADSP-2106x SHARC DSP Microcomputer Family
ADSP-21060KS-133 ADSP-2106x SHARC DSP Microcomputer Family
ADSP-21060KS-160 ADSP-2106x SHARC DSP Microcomputer Family
ADSP-21060LKB-160 RES, 2.2 K SM CHIP 5% 50V 1/16 WATT, 0603
ADSP-21060LKS-133 ADSP-2106x SHARC DSP Microcomputer Family
相關代理商/技術參數
參數描述
ADSP-21060LAB-160 功能描述:IC DSP CONTROLLER 32BIT 225BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21060LABZ-160 功能描述:IC DSP CONTROLLER 32BIT 225-BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21060LC 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ADSP-21060C/ADSP-21060LC: Industrial Sharc?DSP Microcomputer Family Data Sheet (Rev. B. 10/00)
ADSP-21060LCB-133 功能描述:IC DSP CONTROLLER 32BIT 225BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21060LCBZ-133 功能描述:IC DSP CONTROLLER 32BIT 225PBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯系方式

*
*
*