- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8963 > AD9772AASTZ (Analog Devices Inc)IC DAC 14BIT 160MSPS 48-LQFP PDF資料下載
參數(shù)資料
| 型號： | AD9772AASTZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 38/40頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DAC 14BIT 160MSPS 48-LQFP |
| 產(chǎn)品培訓(xùn)模塊： | DAC Architectures |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | TxDAC+® |
| 設(shè)置時間： | 11ns |
| 位數(shù)： | 14 |
| 數(shù)據(jù)接口： | 并聯(lián) |
| 轉(zhuǎn)換器數(shù)目： | 1 |
| 電壓電源： | 模擬和數(shù)字 |
| 功率耗散（最大）： | 272mW |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 48-LQFP |
| 供應(yīng)商設(shè)備封裝： | 48-LQFP（7x7） |
| 包裝： | 托盤 |
| 輸出數(shù)目和類型： | 2 電流，單極；2 電流，雙極 |
| 采樣率（每秒）： | 160M |
| 產(chǎn)品目錄頁面： | 785 (CN2011-ZH PDF) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁當(dāng)前第38頁第39頁第40頁
AD9772A
Rev. C | Page 7 of 40
DIGITAL SPECIFICATIONS
TMIN to TMAX, AVDD = 3.3 V, CLKVDD = 3.3 V, PLLVDD = 0 V, DVDD = 3.3 V, IOUTFS = 20 mA, unless otherwise noted.
Table 3.
Parameter
Min
Typ
Max
Unit
DIGITAL INPUTS
Logic 1 Voltage
2.1
3
V
Logic 0 Voltage
0
0.9
V
Logic 1 Current1
10
+10
μA
Logic 0 Current
10
+10
μA
Input Capacitance
5
pF
CLOCK INPUTS
Input Voltage Range
0
3
V
Common-Mode Voltage
0.75
1.5
2.25
V
Differential Voltage
0.5
1.5
V
PLL CLOCK ENABLED (SEE Figure 2)
Input Setup Time (tS)
TA = 25°C
1.5
ns
TA = 40 to +85°C
2.1
ns
Input Hold Time (tH)
TA = 25°C
1.3
ns
TA = 40 to +85°C
1.6
ns
Latch Pulse Width (tLPW), TA = 25°C
1.5
ns
PLL CLOCK DISABLED (SEE Figure 3)
Input Setup Time (tS)
TA = 25°C
0.7
ns
TA = 40 to +85°C
0.4
ns
Input Hold Time (tH)
TA = 25°C
3.3
ns
TA = 40 to +85°C
3.7
ns
Latch Pulse Width (tLPW), TA = 25°C
1.5
ns
CLK+/CLK to PLLLOCK Delay (tOD)
TA = 25°C
1.9
2.8
ns
TA = 40 to +85°C
1.8
3.3
ns
PLLLOCK (VOH), TA = 25°C
3.0
V
PLLLOCK (VOL), TA = 25°C
0.3
V
1 MOD0, MOD1, DIV0, DIV1, SLEEP, RESET have typical input currents of 15 μA.
tS
0.025%
DB0 TO DB13
CLK+ – CLK–
IOUTA
OR
IOUTB
tH
tLPW
tPD
tST
02
253
-00
2
Figure 2. Timing Diagram—PLL Clock Multiplier Enabled
tS
DB0 TO DB13
0.025%
IOUTA
OR
IOUTB
tOD
PLLLOCK
CLK+ – CLK–
t
H
tLPW
tPD
tST
02
25
3-
0
03
Figure 3. Timing Diagram—PLL Clock Multiplier Disabled
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MS3450L32-15P | CONN RCPT 8POS WALL MNT W/PINS |
| ADV7123JSTZ330 | IC DAC VIDEO 3CH 330MHZ 48-LQFP |
| MS27484T24B4P | CONN PLUG 56POS STRAIGHT W/PINS |
| VI-263-MW-S | CONVERTER MOD DC/DC 24V 100W |
| VI-263-MW-F4 | CONVERTER MOD DC/DC 24V 100W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9772AASTZRL | 功能描述:IC DAC 14BIT 160MSPS 48LQFP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:TxDAC+® 產(chǎn)品培訓(xùn)模塊:Data Converter Fundamentals DAC Architectures 標(biāo)準(zhǔn)包裝:750 系列:- 設(shè)置時間:7µs 位數(shù):16 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:1 電壓電源:雙 ± 功率耗散（最大）:100mW 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-LCC（J 形引線） 供應(yīng)商設(shè)備封裝:28-PLCC（11.51x11.51） 包裝:帶卷 (TR) 輸出數(shù)目和類型:1 電壓，單極；1 電壓，雙極 采樣率（每秒）:143k |
| AD9772A-EB | 制造商:Analog Devices 功能描述:14 BIT DAC W/2X INTERPOLATION 制造商:Analog Devices 功能描述:DEV TOOLS, EVAL BD FOR AD9772A - Bulk |
| AD9772A-EBZ | 功能描述:BOARD EVAL FOR AD9772A RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估板 - 數(shù)模轉(zhuǎn)換器 (DAC) 系列:TxDAC+® 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- DAC 的數(shù)量:4 位數(shù):12 采樣率（每秒）:- 數(shù)據(jù)接口:串行，SPI? 設(shè)置時間:3µs DAC 型:電流/電壓 工作溫度:-40°C ~ 85°C 已供物品:板 已用 IC / 零件:MAX5581 |
| AD9772AST | 制造商:Rochester Electronics LLC 功能描述:14 BIT DAC W/2X INTERPOLA - Tape and Reel |
| AD9772EB | 制造商:AD 制造商全稱:Analog Devices 功能描述:14-Bit, 160 MSPS TxDAC+ with 2x Interpolation Filter |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。