- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10057 > AD9648BCPZRL7-105 (Analog Devices Inc)IC ADC 14BIT 105MSPS 64LFCSP PDF資料下載
參數(shù)資料
| 型號(hào)： | AD9648BCPZRL7-105 |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 43/44頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC ADC 14BIT 105MSPS 64LFCSP |
| 標(biāo)準(zhǔn)包裝： | 750 |
| 位數(shù)： | 14 |
| 采樣率（每秒）： | 105M |
| 數(shù)據(jù)接口： | LVDS，并聯(lián)，串行，SPI |
| 轉(zhuǎn)換器數(shù)目： | 2 |
| 電壓電源： | 模擬和數(shù)字 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 64-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 64-LFCSP-VQ（9x9） |
| 包裝： | 帶卷 (TR) |
| 輸入數(shù)目和類型： | 4 個(gè)單端，2 個(gè)差分 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)當(dāng)前第43頁(yè)第44頁(yè)
AD9648
Rev. 0 | Page 8 of 44
SWITCHING SPECIFICATIONS
AVDD = 1.8 V, DRVDD = 1.8 V, maximum sample rate, VIN = 1.0 dBFS differential input, 1.0 V internal reference, and DCS enabled, unless
otherwise noted.
Table 4.
AD9648-105
AD9648-125
Parameter
Temp
Min
Typ
Max
Min
Typ
Max
Unit
CLOCK INPUT PARAMETERS
Input Clock Rate
Full
1000
MHz
Conversion Rate1
DCS Enabled
Full
20
105
20
125
MSPS
DCS Disabled
Full
10
105
10
125
MSPS
CLK Period—Divide-by-1 Mode (t
CLK)
Full
9.52
8
ns
CLK Pulse Width High (t
CH)
Full
4.76
4
ns
Aperture Delay (t
A)
Full
1.0
ns
Aperture Uncertainty (Jitter, t
J)
Full
0.07
ps rms
DATA OUTPUT PARAMETERS
CMOS Mode (DRVDD = 1.8 V)
Data Propagation Delay (t
PD)
Full
1.8
2.9
4.4
1.8
2.9
4.4
ns
DCO Propagation Delay (t
DCO)
Full
2.0
3.1
4.4
2.0
3.1
4.4
ns
DCO to Data Skew (t
SKEW)
Full
1.2
0.1
+1.0
1.2
0.1
+1.0
ns
LVDS Mode (DRVDD = 1.8 V)
Data Propagation Delay (t
PD)
Full
2.4
ns
DCO Propagation Delay (t
DCO)
Full
2.4
ns
DCO to Data Skew (t
SKEW)
Full
0.20
+0.03
+0.25
0.20
+0.03
+0.25
ns
CMOS Mode Pipeline Delay (Latency)
Full
16
Cycles
LVDS Mode Pipeline Delay (Latency) Channel A/Channel B
Full
16/16.5
Cycles
Wake-Up Time (Power Down)3
Full
350
s
Wake-Up Time (Standby)
Full
250
ns
Out-of-Range Recovery Time
Full
2
Cycles
1 Conversion rate is the clock rate after the divider.
2 Additional DCO delay can be added by writing to Bits[2:0] in SPI Register 0x17 (see Table 18).
3 Wake-up time is defined as the time required to return to normal operation from power-down mode.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IDT72235LB25JI | IC FIFO 2048X18 SYNC 25NS 68PLCC |
| IDT72235LB15J | IC FIFO 2048X18 SYNC 15NS 68PLCC |
| MS3106F22-22S | CONN PLUG 4POS STRAIGHT W/SCKT |
| IDT72V251L20J | IC FIFO SYNC 4096X18 20NS 32PLCC |
| IDT72251L25J | IC FIFO SYNC 512X9 25NS 32PLCC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9648BCPZRL7-125 | 功能描述:IC ADC 14BIT 125MSPS 64LFCSP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 位數(shù):14 采樣率（每秒）:83k 數(shù)據(jù)接口:串行，并聯(lián) 轉(zhuǎn)換器數(shù)目:1 功率耗散（最大）:95mW 電壓電源:雙 ± 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:28-DIP（0.600"，15.24mm） 供應(yīng)商設(shè)備封裝:28-PDIP 包裝:管件 輸入數(shù)目和類型:1 個(gè)單端，雙極 |
| AD9649 | 制造商:AD 制造商全稱:Analog Devices 功能描述:14-Bit, 20/40/65/80 MSPS, 1.8 V Analog-to-Digital Converter |
| AD9649-20EBZ | 功能描述:數(shù)據(jù)轉(zhuǎn)換 IC 開發(fā)工具 14 Bit 20 Msps ADC RoHS:否 制造商:Texas Instruments 產(chǎn)品:Demonstration Kits 類型:ADC 工具用于評(píng)估:ADS130E08 接口類型:SPI 工作電源電壓:- 6 V to + 6 V |
| AD9649-20EBZ1 | 制造商:AD 制造商全稱:Analog Devices 功能描述:14-Bit, 20/40/65/80 MSPS 1.8 V Analog-to-Digital Converter |
| AD9649-40EBZ | 功能描述:數(shù)據(jù)轉(zhuǎn)換 IC 開發(fā)工具 14 Bit 40 Msps ADC RoHS:否 制造商:Texas Instruments 產(chǎn)品:Demonstration Kits 類型:ADC 工具用于評(píng)估:ADS130E08 接口類型:SPI 工作電源電壓:- 6 V to + 6 V |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。