- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄1987 > AD9520-5BCPZ-REEL7 (Analog Devices Inc)IC CLOCK GEN EXT VCO 64LFCSP PDF資料下載
參數(shù)資料
| 型號(hào)： | AD9520-5BCPZ-REEL7 |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 2/76頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK GEN EXT VCO 64LFCSP |
| 設(shè)計(jì)資源： | Synchronizing Multiple AD9910 1 GSPS Direct Digital Synthesizers (CN0121) Phase Coherent FSK Modulator (CN0186) |
| 標(biāo)準(zhǔn)包裝： | 750 |
| 類(lèi)型： | 時(shí)鐘發(fā)生器，扇出配送 |
| PLL： | 是 |
| 輸入： | CMOS，LVDS，LVPECL |
| 輸出： | CMOS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:12，2:24 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 2.4GHz |
| 除法器/乘法器： | 是/無(wú) |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 64-VFQFN 裸露焊盤(pán)，CSP |
| 供應(yīng)商設(shè)備封裝： | 64-LFCSP-VQ（9x9） |
| 包裝： | 帶卷 (TR) |
第1頁(yè)當(dāng)前第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)
AD9520-5
Data Sheet
Rev. A | Page 10 of 76
CLOCK OUTPUT ADDITIVE PHASE NOISE (DISTRIBUTION ONLY; VCO DIVIDER NOT USED)
Table 6.
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
CLK-TO-LVPECL ADDITIVE PHASE NOISE
Distribution section only; does not include the PLL
CLK = 1 GHz, Output = 1 GHz
Input slew rate > 1 V/ns
Divider = 1
10 Hz Offset
107
dBc/Hz
100 Hz Offset
117
dBc/Hz
1 kHz Offset
127
dBc/Hz
10 kHz Offset
135
dBc/Hz
100 kHz Offset
142
dBc/Hz
1 MHz Offset
145
dBc/Hz
10 MHz Offset
147
dBc/Hz
100 MHz Offset
150
dBc/Hz
CLK = 1 GHz, Output = 200 MHz
Input slew rate > 1 V/ns
Divider = 5
10 Hz Offset
122
dBc/Hz
100 Hz Offset
132
dBc/Hz
1 kHz Offset
143
dBc/Hz
10 kHz Offset
150
dBc/Hz
100 kHz Offset
156
dBc/Hz
1 MHz Offset
157
dBc/Hz
>10 MHz Offset
157
dBc/Hz
CLK-TO-CMOS ADDITIVE PHASE NOISE
Distribution section only; does not include the PLL
CLK = 1 GHz, Output = 250 MHz
Input slew rate > 1 V/ns
Divider = 4
10 Hz Offset
107
dBc/Hz
100 Hz Offset
119
dBc/Hz
1 kHz Offset
125
dBc/Hz
10 kHz Offset
134
dBc/Hz
100 kHz Offset
144
dBc/Hz
1 MHz Offset
148
dBc/Hz
>10 MHz Offset
154
dBc/Hz
CLK = 1 GHz, Output = 50 MHz
Input slew rate > 1 V/ns
Divider = 20
10 Hz Offset
126
dBc/Hz
100 Hz Offset
133
dBc/Hz
1 kHz Offset
140
dBc/Hz
10 kHz Offset
148
dBc/Hz
100 kHz Offset
157
dBc/Hz
1 MHz Offset
160
dBc/Hz
>10 MHz Offset
163
dBc/Hz
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9522-0BCPZ-REEL7 | IC CLOCK GEN 2.8GHZ VCO 64LFCSP |
| AD9522-1BCPZ-REEL7 | IC CLOCK GEN 2.5GHZ VCO 64LFCSP |
| AD9522-2BCPZ | IC CLOCK GEN 2.2GHZ VCO 64LFCSP |
| AD9522-3BCPZ-REEL7 | IC CLOCK GEN 2GHZ VCO 64LFCSP |
| AD9522-4BCPZ-REEL7 | IC CLOCK GEN 1.6GHZ VCO 64LFCSP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9521JH | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Log/Antilog Amplifier |
| AD9521KH | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Log/Antilog Amplifier |
| AD9521SE | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Log/Antilog Amplifier |
| AD9521SH | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Log/Antilog Amplifier |
| AD9521TE | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Log/Antilog Amplifier |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。