- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10537 > AD7765BRUZ (Analog Devices Inc)IC ADC 24BIT S/D 156KSPS 28TSSOP PDF資料下載
參數(shù)資料
| 型號： | AD7765BRUZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 31/33頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC ADC 24BIT S/D 156KSPS 28TSSOP |
| 標準包裝： | 50 |
| 位數(shù)： | 24 |
| 采樣率（每秒）： | 156k |
| 數(shù)據(jù)接口： | 串行，SPI? |
| 轉(zhuǎn)換器數(shù)目： | 1 |
| 功率耗散（最大）： | 371mW |
| 電壓電源： | 模擬和數(shù)字 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 28-TSSOP（0.173"，4.40mm 寬） |
| 供應商設備封裝： | 28-TSSOP |
| 包裝： | 管件 |
| 輸入數(shù)目和類型： | 1 個差分，單極；1 個差分，雙極 |
| 產(chǎn)品目錄頁面： | 779 (CN2011-ZH PDF) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當前第31頁第32頁第33頁
AD7765
Rev. A | Page 6 of 32
TIMING SPECIFICATIONS
AVDD1 = DVDD = 2.5 V, AVDD2 = AVDD3 = AVDD4 = 5 V, VREF+ = 4.096 V, TA = 25°C, CLOAD = 25 pF.
Table 3.
Parameter
Limit at TMIN, TMAX
Unit
Description
fMCLK
500
kHz min
Applied master clock frequency
40
MHz max
fICLK
250
kHz min
Internal modulator clock derived from MCLK
20
MHz max
t1
1 × tICLK
typ
SCO high period
t2
1 × tICLK
typ
SCO low period
t3
1
ns typ
SCO rising edge to FSO falling edge
t4
2
ns typ
Data access time, FSO falling edge to data active
t5
8
ns max
MSB data access time, SDO active to SDO valid
t6
40
ns min
Data hold time (SDO valid to SCO rising edge)
t7
9.5
ns max
Data access time (SCO rising edge to SDO valid)
t8
2
ns typ
SCO rising edge to FSO rising edge
t9
32 × tSCO
max
FSO low period
t10
12
ns min
Setup time from FSI falling edge to SCO falling edge
t11
1 × tSCO
min
FSI low period
t121
32 × tSCO
max
FSI low period
t13
12
ns min
SDI setup time for the first data bit
t14
12
ns min
SDI setup time
t15
0
ns max
SDI hold time
tR MIN
1 × tMCLK
min
Minimum time for a valid RESET pulse
tR HOLD
5
ns min
Minimum time between the MCLK rising edge and RESET rising edge
tR SETUP
5
ns min
Minimum time between the RESET rising edge and MCLK rising edge
tS MIN
4 × tMCLK
min
Minimum time for a valid SYNC pulse
tS HOLD
5
ns min
Minimum time between the MCLK falling edge and SYNC rising edge
tS SETUP
5
ns min
Minimum time between the SYNC rising edge and MCLK falling edge
1
This is the maximum time FSI can be held low when writing to an individual device (a device that is not daisy-chained).
相關PDF資料 |
PDF描述 |
|---|---|
| HIN232IPZ | IC 2DRVR/2RCVR RS232 5V 16-DIP |
| TAS5711PHPR | IC AMP AUD DGTL 20W 2CH 48HTQFP |
| AD7899ARZ-1 | IC ADC 14BIT 400KSPS 5V 28SOIC |
| HIN202ECBNZ | IC 2DRVR/2RCVR RS232 5V 16-SOIC |
| HIN202CPZ | IC TXRX RS-232 5V 16-PDIP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AD7765BRUZ-REEL7 | 功能描述:IC ADC 24BIT S/D 156KSPS 28TSSOP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 標準包裝:1,000 系列:- 位數(shù):12 采樣率（每秒）:300k 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:1 功率耗散（最大）:75mW 電壓電源:單電源 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:24-SOIC（0.295"，7.50mm 寬） 供應商設備封裝:24-SOIC 包裝:帶卷 (TR) 輸入數(shù)目和類型:1 個單端，單極；1 個單端，雙極 |
| AD7766 | 制造商:AD 制造商全稱:Analog Devices 功能描述:24-Bit, 8.5 mW, 109 dB, 128/64/32 kSPS ADCs |
| AD7766-1 | 制造商:AD 制造商全稱:Analog Devices 功能描述:24-Bit, 8.5 mW, 109 dB, 128/64/32 kSPS ADCs |
| AD7766-2 | 制造商:AD 制造商全稱:Analog Devices 功能描述:24-Bit, 8.5 mW, 109 dB, 128/64/32 kSPS ADCs |
| AD7766BRUZ | 功能描述:IC ADC 24BIT 128KSPS SAR 16TSSOP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 其它有關文件:TSA1204 View All Specifications 標準包裝:1 系列:- 位數(shù):12 采樣率（每秒）:20M 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:2 功率耗散（最大）:155mW 電壓電源:模擬和數(shù)字 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-TQFP 供應商設備封裝:48-TQFP（7x7） 包裝:Digi-Reel® 輸入數(shù)目和類型:4 個單端，單極；2 個差分，單極 產(chǎn)品目錄頁面:1156 (CN2011-ZH PDF) 其它名稱:497-5435-6 |
發(fā)布緊急采購，3分鐘左右您將得到回復。