- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373914 > AD7712 (Analog Devices, Inc.) Signal Conditioning ADC(LC2MOS信號(hào)調(diào)節(jié)A/D轉(zhuǎn)換器) PDF資料下載
參數(shù)資料
| 型號(hào)： | AD7712 |
| 廠商： | Analog Devices, Inc. |
| 英文描述： | Signal Conditioning ADC(LC2MOS信號(hào)調(diào)節(jié)A/D轉(zhuǎn)換器) |
| 中文描述： | 信號(hào)調(diào)理模數(shù)轉(zhuǎn)換器（LC2MOS信號(hào)調(diào)節(jié)的A / D轉(zhuǎn)換器） |
| 文件頁數(shù)： | 5/28頁 |
| 文件大?。?/td> | 242K |
| 代理商： | AD7712 |
第1頁第2頁第3頁第4頁當(dāng)前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁
2
–5–
REV. E
AD7712
TIMING CHARACTERISTICS
1, 2
Limit at T
MIN
, T
MAX
(A, S Versions)
Parameter
f
CLK IN4, 5
Units
Conditions/Comments
Master Clock Frequency: Crystal Oscillator or
Externally Supplied
AV
DD
= +5 V
±
5%
For Specified Performance
AV
DD
= +5.25 V to +10.5 V
Master Clock Input Low Time; t
CLK IN
= 1/f
CLK IN
Master Clock Input High Time
Digital Output Rise Time; Typically 20 ns
Digital Output Fall Time; Typically 20 ns
SYNC
Pulsewidth
400
10
8
0.4
×
t
CLK IN
0.4
×
t
CLK IN
50
50
1000
kHz min
MHz max
MHz
ns min
ns min
ns max
ns max
ns min
t
CLK IN LO
t
CLK IN HI
t
r6
t
f6
t
1
Self-Clocking Mode
t
2
t
3
t
4
t
5
t
6
t
77
t
87
0
0
2
×
t
CLK IN
0
4
×
t
CLK IN
+ 20
4
×
t
CLK IN
+ 20
t
CLK IN
/2
t
CLK IN
/2
+ 30
t
CLK IN
/2
3
×
t
CLK IN
/2
50
0
4
×
t
CLK IN
+ 20
4
×
t
CLK IN
0
10
ns min
ns min
ns min
ns min
ns max
ns max
ns min
ns max
ns nom
ns nom
ns min
ns min
ns max
ns min
ns min
ns min
DRDY
to
RFS
Setup Time; t
CLK IN
= 1/f
CLK IN
DRDY
to
RFS
Hold Time
A0 to
RFS
Setup Time
A0 to
RFS
Hold Time
RFS
Low to SCLK Falling Edge
Data Access Time (
RFS
Low to Data Valid)
SCLK Falling Edge to Data Valid Delay
t
9
t
10
t
14
t
15
t
16
t
17
t
18
t
19
SCLK High Pulsewidth
SCLK Low Pulsewidth
A0 to
TFS
Setup Time
A0 to
TFS
Hold Time
TFS
to SCLK Falling Edge Delay Time
TFS
to SCLK Falling Edge Hold Time
Data Valid to SCLK Setup Time
Data Valid to SCLK Hold Time
(DV
DD
= +5V
6
5%; AV
DD
= +5V or +10 V
3
6
5%; V
SS
= 0 V or –5 V
6
5%; AGND = DGND =
0 V; f
CLKIN
=10MHz; Input Logic 0 = 0 V, Logic 1 = DV
DD
unless otherwise noted.)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD7713* | LC2MOS Loop-Powered Signal Conditioning ADC |
| AD7713AN | LC2MOS Loop-Powered Signal Conditioning ADC |
| AD7713AQ | LC2MOS Loop-Powered Signal Conditioning ADC |
| AD7713AR | LC2MOS Loop-Powered Signal Conditioning ADC |
| AD7713SQ | LC2MOS Loop-Powered Signal Conditioning ADC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD7712_04 | 制造商:AD 制造商全稱:Analog Devices 功能描述:LC2MOS Signal Conditioning ADC |
| AD7712AN | 功能描述:IC ADC SIGNAL COND LC2MOS 24-DIP RoHS:否 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 位數(shù):14 采樣率（每秒）:83k 數(shù)據(jù)接口:串行，并聯(lián) 轉(zhuǎn)換器數(shù)目:1 功率耗散（最大）:95mW 電壓電源:雙 ± 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:28-DIP（0.600"，15.24mm） 供應(yīng)商設(shè)備封裝:28-PDIP 包裝:管件 輸入數(shù)目和類型:1 個(gè)單端，雙極 |
| AD7712ANZ | 功能描述:IC ADC SIGNAL COND LC2MOS 24-DIP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 其它有關(guān)文件:TSA1204 View All Specifications 標(biāo)準(zhǔn)包裝:1 系列:- 位數(shù):12 采樣率（每秒）:20M 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:2 功率耗散（最大）:155mW 電壓電源:模擬和數(shù)字 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-TQFP 供應(yīng)商設(shè)備封裝:48-TQFP（7x7） 包裝:Digi-Reel® 輸入數(shù)目和類型:4 個(gè)單端，單極；2 個(gè)差分，單極 產(chǎn)品目錄頁面:1156 (CN2011-ZH PDF) 其它名稱:497-5435-6 |
| AD7712ANZ | 制造商:Analog Devices 功能描述:IC ADC 24-BIT SIGMA DELTA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。