VREFCAP" />
參數(shù)資料
型號(hào)： AD73311LARUZ
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 33/36頁(yè)
文件大?。?/td> 0K
描述： IC PROCESSOR FRONT END LP 20SSOP
標(biāo)準(zhǔn)包裝： 75
位數(shù)： 16
通道數(shù)： 2
功率（瓦特）： 50mW
電壓 - 電源，模擬： 3V
電壓 - 電源，數(shù)字： 3V
封裝/外殼： 20-SSOP（0.209"，5.30mm 寬）
供應(yīng)商設(shè)備封裝： 20-SSOP
包裝： 管件
AD73311
–6–
REV. B
Table III. Signal Ranges
3 V Power Supply
5 V Power Supply
5VEN = 0
5VEN = 1
VREFCAP
1.2 V
± 10%
1.2 V
2.4 V
VREFOUT
1.2 V
± 10%
1.2 V
2.4 V
ADC
Maximum Input Range
at VIN
1.578 V p-p
3.156 V p-p
Nominal Reference Level
1.0954 V p-p
2.1908 V p-p
DAC
Maximum Voltage
Output Swing
Single-Ended
1.578 V p-p
3.156 V p-p
Differential
3.156 V p-p
6.312 V p-p
Nominal Voltage
Output Swing
Single-Ended
1.0954 V p-p
2.1908 V p-p
Differential
2.1909 V p-p
4.3818 V p-p
Output Bias Voltage
VREFOUT
TIMING CHARACTERISTICS
Limit at
Parameter
TA = –40 C to +85 C
Unit
Description
Clock Signals
See Figure 1
t1
61
ns min
MCLK Period
t2
24.4
ns min
MCLK Width High
t3
24.4
ns min
MCLK Width Low
Serial Port
See Figures 3 and 4
t4
t1
ns min
SCLK Period
t5
0.4
× t1
ns min
SCLK Width High
t6
0.4
× t1
ns min
SCLK Width Low
t7
20
ns min
SDI/SDIFS Setup Before SCLK Low
t8
0
ns min
SDI/SDIFS Hold After SCLK Low
t9
10
ns max
SDOFS Delay from SCLK High
t10
10
ns min
SDOFS Hold After SCLK High
t11
10
ns min
SDO Hold After SCLK High
t12
10
ns max
SDO Delay from SCLK High
t13
30
ns max
SCLK Delay from MCLK
(AVDD = +3 V
10%; DVDD = +3 V
10%; AGND = DGND = 0 V; TA = TMlN to TMAX, unless
otherwise noted)
Table II. Current Summary (AVDD = DVDD = +5.5 V)
Analog
Internal Digital
External Interface
MCLK
Conditions
Current Current
Current
Total Current
SE
ON
Comments
ADC On Only
8.5
6
2
16.5
1
YES
REFOUT Disabled
ADC and DAC On
14.5
6
2
22.5
1
YES
REFOUT Disabled
REFCAP On Only
0.8
0
1.0
0
NO
REFOUT Disabled
REFCAP and
REFOUT On Only
3.5
0
3.5
0
NO
All Sections Off
0
1.5
0
1.7
0
YES
MCLK Active Levels Equal to
0 V and DVDD
All Sections Off
0
0.01
0
0.02
0
NO
Digital Inputs Static and
Equal to 0 V or DVDD
The above values are in mA and are typical values unless otherwise noted.
相關(guān)PDF資料
PDF描述
VE-J3F-MY-F1 CONVERTER MOD DC/DC 72V 50W
V48C2M50B CONVERTER MOD DC/DC 2V 50W
V48C2M50BG2 CONVERTER MOD DC/DC 2V 50W
VI-25B-MX CONVERTER MOD DC/DC 95V 75W
VE-J6M-MW-F4 CONVERTER MOD DC/DC 10V 100W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD73311LARUZ-RL 功能描述:IC PROCESSOR FRONT END LP 20SSOP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模擬前端 (AFE) 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:2,500 系列:- 位數(shù):- 通道數(shù):2 功率（瓦特）:- 電壓 - 電源，模擬:3 V ~ 3.6 V 電壓 - 電源，數(shù)字:3 V ~ 3.6 V 封裝/外殼:32-VFQFN 裸露焊盤(pán) 供應(yīng)商設(shè)備封裝:32-QFN（5x5） 包裝:帶卷 (TR)
AD73311LARUZ-RL7 功能描述:IC PROCESSOR FRONT END LP 20SSOP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模擬前端 (AFE) 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:2,500 系列:- 位數(shù):- 通道數(shù):2 功率（瓦特）:- 電壓 - 電源，模擬:3 V ~ 3.6 V 電壓 - 電源，數(shù)字:3 V ~ 3.6 V 封裝/外殼:32-VFQFN 裸露焊盤(pán) 供應(yīng)商設(shè)備封裝:32-QFN（5x5） 包裝:帶卷 (TR)
AD73311LARZ 制造商:Analog Devices 功能描述:Audio Codec 1ADC / 1DAC 16-Bit 20-Pin SOIC W
AD73322 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Cost, Low Power CMOS General-Purpose Dual Analog Front End
AD73322AR 制造商:Analog Devices 功能描述:IC AUDIO CODEC
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*