All input signals are specified with tr = tf = 5 ns (10% to 90% of V
參數(shù)資料
型號(hào)： AD5930YRUZ-REEL7
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 25/28頁(yè)
文件大小： 0K
描述： IC GEN PROG FREQ BURST 20TSSOP
產(chǎn)品培訓(xùn)模塊： Direct Digital Synthesis Tutorial Series (1 of 7): Introduction
Direct Digital Synthesizer Tutorial Series (7 of 7): DDS in Action
Direct Digital Synthesis Tutorial Series (3 of 7): Angle to Amplitude Converter
Direct Digital Synthesis Tutorial Series (6 of 7): SINC Envelope Correction
Direct Digital Synthesis Tutorial Series (4 of 7): Digital-to-Analog Converter
Direct Digital Synthesis Tutorial Series (2 of 7): The Accumulator
標(biāo)準(zhǔn)包裝： 1,000
分辨率（位）： 10 b
主 fclk： 50MHz
調(diào)節(jié)字寬（位）： 24 b
電源電壓： 2.3 V ~ 5.5 V
工作溫度： -40°C ~ 125°C
安裝類(lèi)型： 表面貼裝
封裝/外殼： 20-TSSOP（0.173"，4.40mm 寬）
供應(yīng)商設(shè)備封裝： 20-TSSOP
包裝： 帶卷 (TR)
AD5930
Data Sheet
Rev. | Page 6 of 28
TIMING CHARACTERISTICS
All input signals are specified with tr = tf = 5 ns (10% to 90% of VDD) and timed from a voltage level of (VIL + VIH)/2.
See Figure 4 to Figure 7. DVDD = 2.3 V to 5.5 V, AGND = DGND = 0 V, all specifications TMIN to TMAX, unless otherwise noted.
Table 2.1
Parameter
Limit at TMIN, TMAX
Unit
Conditions/Comments
t1
20
ns min
MCLK period
t2
8
ns min
MCLK high duration
t3
8
ns min
MCLK low duration
t4
25
ns min
SCLK period
t5
10
ns min
SCLK high time
t6
10
ns min
SCLK low time
t7
5
ns min
FSYNC to SCLK falling edge setup time
t8
10
ns min
FSYNC to SCLK hold time
t9
5
ns min
Data setup time
t10
3
ns min
Data hold time
t11
2 x t1
ns min
Minimum CTRL pulse width
t12
0
ns min
CTRL rising edge to MCLK falling edge setup time
t13
10 x t1
ns typ
CTRL rising edge to IOUT/IOUTB delay (initial pulse, includes initialization)
8 x t1
ns typ
CTRL rising edge to IOUT/IOUTB delay (initial pulse, includes initialization)
t14
2 x t1
ns typ
Frequency change to SYNC output, saw sweep, each frequency increment
t15
2 x t1
ns typ
Frequency change to SYNC output, saw sweep, end of sweep
t16
2 x t1
ns typ
Frequency change to SYNC output, triangle sweep, end of sweep
t17
20
ns max
MCLK falling edge after 16th clock edge to MSB out
1
Guaranteed by design, not production tested.
MCLK
t3
t2
t1
05333-
003
Figure 3. Master Clock
SCLK
FSYNC
SDATA
D15
D14
D2
D1
D0
D15
D14
t7
t9
t6
t8
t10
t5
t4
05333-
004
Figure 4. Serial Timing
B
相關(guān)PDF資料
PDF描述
AD5932YRUZ-REEL7 IC PROG WAVEFORM GENERAT 16TSSOP
AD5933YRSZ-REEL7 NETWORK ANALYZER 12B 1MSP 16SSOP
AD5934YRSZ IC NTWK ANALYZER 12B 1MSP 16SSOP
AD598JR IC LVDT SGNL COND OSC/REF 20SOIC
AD660BR IC DAC 16BIT MONO W/VREF 24-SOIC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD5932 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:Programmable Frequency Scan Waveform Generator
AD5932YRUZ 功能描述:IC PROG WAVEFORM GEN SNGL16TSSOP RoHS:是 類(lèi)別:集成電路 (IC) >> 接口 - 直接數(shù)字合成 (DDS) 系列:- 產(chǎn)品變化通告:Product Discontinuance 27/Oct/2011 標(biāo)準(zhǔn)包裝:2,500 系列:- 分辨率（位）:10 b 主 fclk:25MHz 調(diào)節(jié)字寬（位）:32 b 電源電壓:2.97 V ~ 5.5 V 工作溫度:-40°C ~ 85°C 安裝類(lèi)型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:帶卷 (TR)
AD5932YRUZ-REEL7 功能描述:IC PROG WAVEFORM GENERAT 16TSSOP RoHS:是 類(lèi)別:集成電路 (IC) >> 接口 - 直接數(shù)字合成 (DDS) 系列:- 產(chǎn)品變化通告:Product Discontinuance 27/Oct/2011 標(biāo)準(zhǔn)包裝:2,500 系列:- 分辨率（位）:10 b 主 fclk:25MHz 調(diào)節(jié)字寬（位）:32 b 電源電壓:2.97 V ~ 5.5 V 工作溫度:-40°C ~ 85°C 安裝類(lèi)型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:帶卷 (TR)
AD5933 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:1 MSPS 12-Bit Impedance Converter, Network Analyzer
AD5933BRSZ-U1 制造商:Analog Devices 功能描述:CNVRTR NETWORK ANALYZER 16SSOP - Rail/Tube
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*