- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄375230 > AD1839AAS (ANALOG DEVICES INC) 2 ADC, 6 DAC, 96 kHz, 24-Bit Sigma-Delta Codec PDF資料下載
參數(shù)資料
| 型號(hào)： | AD1839AAS |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 消費(fèi)家電 |
| 英文描述： | 2 ADC, 6 DAC, 96 kHz, 24-Bit Sigma-Delta Codec |
| 中文描述： | SPECIALTY CONSUMER CIRCUIT, PQFP52 |
| 封裝： | PLASTIC, MS-022-AC, MQFP-52 |
| 文件頁(yè)數(shù)： | 6/24頁(yè) |
| 文件大?。?/td> | 674K |
| 代理商： | AD1839AAS |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)當(dāng)前第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)
AD1839A
Parameter
TDM256 MODE (Master, 48 kHz and 96 kHz)
t
TBD
t
FSD
t
TABDD
t
TDDS
t
TDDH
TDM256 MODE (Slave, 48 kHz and 96 kHz)
f
AB
t
TBCH
t
TBCL
t
TFS
t
TFH
t
TBDD
t
TDDS
t
TDDH
TDM512 MODE (Master, 48 kHz)
t
TBD
t
FSD
t
TABDD
t
TDDS
t
TDDH
TDM512 MODE (Slave, 48 kHz)
f
AB
t
TBCH
t
TBCL
t
TFS
t
TFH
t
TBDD
t
TDDS
t
TDDH
AUXILIARY INTERFACE (48 kHz and 96 kHz)
t
AXDS
t
AXDH
t
DXD
f
ABP
Slave Mode
t
AXBH
t
AXBL
t
AXLS
t
AXLH
Master Mode
t
AUXBCLK
t
AUXLRCLK
Rev. B | Page 6 of 24
Min
15
15
256 × f
S
17
17
10
10
15
15
15
15
512 × f
S
17
17
10
10
15
15
15
10
10
10
64 × f
S
15
15
10
10
20
15
Max
40
5
10
15
40
5
10
Unit
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
Comments
From MCLK rising edge
From BCLK rising edge
From BCLK rising edge
To BCLK falling edge
From BCLK falling edge
To BCLK falling edge
From BCLK falling edge
From BCLK rising edge
To BCLK falling edge
From BCLK falling edge
From MCLK rising edge
From BCLK rising edge
From BCLK rising edge
To BCLK falling edge
From BCLK falling edge
To BCLK falling edge
From BCLK falling edge
From BCLK rising edge
To BCLK falling edge
From BCLK falling edge
To AUXBCLK rising edge
From AUXBCLK rising edge
From AUXBCLK falling edge
To AUXBCLK rising edge
From AUXBCLK rising edge
From MCLK rising edge
From AUXBCLK falling edge
BCLK Delay
FSTDM Delay
ASDATA Delay
DSDATA1 Setup
DSDATA1 Hold
BCLK Frequency
BCLK High
BCLK Low
FSTDM Setup
FSTDM Hold
ASDATA Delay
DSDATA1 Setup
DSDATA1 Hold
BCLK Delay
FSTDM Delay
ASDATA Delay
DSDATA1 Setup
DSDATA1 Hold
BCLK Frequency
BCLK High
BCLK Low
FSTDM Setup
FSTDM Hold
ASDATA Delay
DSDATA1 Setup
DSDATA1 Hold
AAUXDATA Setup
AAUXDATA Hold
DAUXDATA Delay
AUXBCLK Frequency
AUXBCLK High
AUXBCLK Low
AUXLRCLK Setup
AUXLRCLK Hold
AUXBCLK Delay
AUXLRCLK Delay
MCLK
0
t
PDR
t
ML
t
MH
t
MCLK
PD/RST
Figure 2. MCLK and PD/RST Timing
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD1839AAS-REEL | 2 ADC, 6 DAC, 96 kHz, 24-Bit Sigma-Delta Codec |
| AD1839AASZ-REEL1 | 2 ADC, 6 DAC, 96 kHz, 24-Bit Sigma-Delta Codec |
| AD1839AASZ1 | 2 ADC, 6 DAC, 96 kHz, 24-Bit Sigma-Delta Codec |
| AD1839AEB | 2 ADC, 6 DAC, 96 kHz, 24-Bit Sigma-Delta Codec |
| AD1843JS | CAP 3300PF 100V CERAMIC DISC Y5P |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD1839AAS-REEL | 制造商:Analog Devices 功能描述:Audio Codec 2ADC / 6DAC 24-Bit 52-Pin MQFP T/R |
| AD1839AASZ | 制造商:Analog Devices 功能描述:Audio Codec 2ADC / 6DAC 24-Bit 52-Pin MQFP 制造商:Rochester Electronics LLC 功能描述:HIGH PERFORMANCE CODEC I.C. - Bulk |
| AD1839AASZ1 | 制造商:AD 制造商全稱:Analog Devices 功能描述:2 ADC, 6 DAC, 96 kHz, 24-Bit Sigma-Delta Codec |
| AD1839AASZ-REEL | 制造商:Analog Devices 功能描述:Audio Codec 2ADC / 6DAC 24-Bit 52-Pin MQFP T/R |
| AD1839AASZ-REEL1 | 制造商:AD 制造商全稱:Analog Devices 功能描述:2 ADC, 6 DAC, 96 kHz, 24-Bit Sigma-Delta Codec |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。