tTBD BCLK De" />
參數(shù)資料
型號(hào)： AD1838AASZ
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 20/24頁(yè)
文件大?。?/td> 0K
描述： IC CODEC 2ADC/6DAC 24 BIT 52MQFP
標(biāo)準(zhǔn)包裝： 1
類型： 立體聲音頻
數(shù)據(jù)接口： 串行
分辨率（位）： 24 b
ADC / DAC 數(shù)量： 2 / 6
三角積分調(diào)變： 是
S/N 比，標(biāo)準(zhǔn) ADC / DAC (db)： 105 / 108
動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db)： 105 / 108
電壓 - 電源，模擬： 4.5 V ~ 5.5 V
電壓 - 電源，數(shù)字： 4.5 V ~ 5.5 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 52-QFP
供應(yīng)商設(shè)備封裝： 52-MQFP（10x10）
包裝： 托盤(pán)
REV. A
–5–
AD1838A
Parameter
Min
Max
Unit
Comments
TDM256 MODE (Master, 48 kHz and 96 kHz)
tTBD
BCLK Delay
40
ns
From MCLK Rising Edge
tFSD
FSTDM Delay
5
ns
From BCLK Rising Edge
tTABDD
ASDATA Delay
10
ns
From BCLK Rising Edge
tTDDS
DSDATA1 Setup
15
ns
To BCLK Falling Edge
tTDDH
DSDATA1 Hold
15
ns
From BCLK Falling Edge
TDM256 MODE (Slave, 48 kHz and 96 kHz)
fAB
BCLK Frequency
256
fS
tTBCH
BCLK High
17
ns
tTBCL
BCLK Low
17
ns
tTFS
FSTDM Setup
10
ns
To BCLK Falling Edge
tTFH
FSTDM Hold
10
ns
From BCLK Falling Edge
tTBDD
ASDATA Delay
15
ns
From BCLK Rising Edge
tTDDS
DSDATA1 Setup
15
ns
To BCLK Falling Edge
tTDDH
DSDATA1 Hold
15
ns
From BCLK Falling Edge
TDM512 MODE (Master, 48 kHz)
tTBD
BCLK Delay
40
ns
From MCLK Rising Edge
tFSD
FSTDM Delay
5
ns
From BCLK Rising Edge
tTABDD
ASDATA Delay
10
ns
From BCLK Rising Edge
tTDDS
DSDATA1 Setup
15
ns
To BCLK Falling Edge
tTDDH
DSDATA1 Hold
15
ns
From BCLK Falling Edge
TDM512 MODE (Slave, 48 kHz )
fAB
BCLK Frequency
512
fS
tTBCH
BCLK High
17
ns
tTBCL
BCLK Low
17
ns
tTFS
FSTDM Setup
10
ns
To BCLK Falling Edge
tTFH
FSTDM Hold
10
ns
From BCLK Falling Edge
tTBDD
ASDATA Delay
15
ns
From BCLK Rising Edge
tTDDS
DSDATA1 Setup
15
ns
To BCLK Falling Edge
tTDDH
DSDATA1 Hold
15
ns
From BCLK Falling Edge
AUXILIARY INTERFACE (48 kHz and 96 kHz)
tAXDS
AAUXDATA Setup
10
ns
To AUXBCLK Rising Edge
tAXDH
AAUXDATA Hold
10
ns
From AUXBCLK Rising Edge
tDXD
DAUXDATA Delay
20
ns
From AUXBCLK Falling Edge
fABP
AUXBCLK Frequency
64
fS
Slave Mode
tAXBH
AUXBCLK High
15
ns
tAXBL
AUXBCLK Low
15
ns
tAXLS
AUXLRCLK Setup
10
ns
To AUXBCLK Rising Edge
tAXLH
AUXLRCLK Hold
10
ns
From AUXBCLK Rising Edge
Master Mode
tAUXBCLK
AUXBCLK Delay
20
ns
From MCLK Rising Edge
tAUXLRCLK
AUXLRCLK Delay
15
ns
From AUXBCLK Falling Edge
Specifications subject to change without notice.
MCLK
t
MH
PD/RST
t
ML
t
PDR
t
MCLK
Figure 1. MCLK and
PD/RST Timing
相關(guān)PDF資料
PDF描述
AD1851RZ-J IC DAC AUDIO FASTSET 16B 16SOIC
AD1852JRSZRL IC DAC STEREO 24BIT 28-SSOP
AD1853JRSZRL IC DAC STEREO 192KHZ 5V 28SSOP
AD1854JRSZRL IC DAC STEREO 96KHZ 5V 28SSOP
AD1859JRZ-RL IC DAC STEREO SGL SUPP 5V 28SOIC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD1838AASZ-REEL 功能描述:IC CODEC 2ADC/6DAC 24 BIT 52MQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤(pán) 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR)
AD1838AS 制造商:Analog Devices 功能描述:Audio Codec 2ADC / 6DAC 24-Bit 52-Pin MQFP 制造商:Rochester Electronics LLC 功能描述:- Bulk
AD1838AS-REEL 制造商:Analog Devices 功能描述:Audio Codec 2ADC / 6DAC 24-Bit 52-Pin MQFP T/R 制造商:Rochester Electronics LLC 功能描述:- Tape and Reel
AD1839 制造商:AD 制造商全稱:Analog Devices 功能描述:2 ADC, 6 DAC, 96 kHz, 24-Bit sigma-delta Codec
AD1839A 制造商:AD 制造商全稱:Analog Devices 功能描述:2 ADC, 6 DAC, 96 kHz, 24-Bit Sigma-Delta Codec
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*