參數(shù)資料
型號(hào)： AD1833AASTZ-REEL
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 14/20頁(yè)
文件大?。?/td> 0K
描述： IC DAC AUDIO 24BIT 6CH 48LQFP
產(chǎn)品培訓(xùn)模塊： Data Converter Fundamentals
DAC Architectures
標(biāo)準(zhǔn)包裝： 2,000
位數(shù)： 24
數(shù)據(jù)接口： DSP，I²S，串行
轉(zhuǎn)換器數(shù)目： 6
電壓電源： 模擬和數(shù)字
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 48-LQFP
供應(yīng)商設(shè)備封裝： 48-LQFP（7x7）
包裝： 帶卷 (TR)
輸出數(shù)目和類型： 12 電壓，單極
采樣率（每秒）： 96k
REV. 0
–3–
AD1833A
Parameter
Min
Typ
Max
Unit
Test Conditions
DIGITAL I/O
Input Voltage HI
2.4
V
Input Voltage LO
0.8
V
Output Voltage HI
DVDD2 – 0.4
V
Output Voltage LO
0.4
V
POWER SUPPLIES
Supply Voltage (AVDD and DVDD1)
4.5
5
5.5
V
Supply Voltage (DVDD2)
3.3
DVDD1 V
Supply Current IANALOG
38.5
42
mA
Supply Current IDIGITAL
42
48
mA
Active
2mA
Power-Down
Power Supply Rejection Ratio
1 kHz 300 mV p-p Signal at Analog Supply Pins
–60
dB
20 kHz 300 mV p-p Signal at Analog Supply Pins
–50
dB
Specifications subject to change without notice.
DIGITAL TIMING
Parameter
Min
Max
Unit
Comments
MASTER CLOCK AND RESET
tML
MCLK LO (All Modes)
*
15
ns
24 MHz clock, clock doubler bypassed
tMH
MCLK HI (All Modes)
*
15
ns
24 MHz clock, clock doubler bypassed
tPDR
PD/RST LO
20
ns
SPI PORT
tCCH
CCLK HI Pulsewidth
20
ns
tCCL
CCLK LO Pulsewidth
20
ns
tCCP
CCLK Period
80
ns
tCDS
CDATA Setup Time
10
ns
To CCLK rising
tCDH
CDATA Hold Time
10
ns
From CCLK rising
tCLS
CLATCH Setup
10
ns
To CCLK rising
tCLH
CLATCH Hold
10
ns
From CCLK rising
DAC SERIAL PORT
tDBH
BCLK HI
15
ns
tDBL
BCLK LO
15
ns
tDLS
L/RCLK Setup
10
ns
To BCLK rising
tDLH
L/RCLK Hold
10
ns
From BCLK rising
tDDS
SDATA Setup
10
ns
To BCLK rising
tDDH
SDATA Hold
15
ns
From BCLK rising
TDM MODE MASTER
tTMBD
BCLKTDM Delay
20
ns
From MCLK rising
tTMFSD
FSTDM Delay
10
ns
From BCLKTDM rising
tTMDDS
SDIN1 Setup
15
ns
To BCLKTDM falling
tTMDDH
SDIN1 Hold
15
ns
From BCLKTDM falling
TDM MODE SLAVE
fTSB
BCLKTDM Frequency
256
fS
tTSBCH
BCLKTDM High
20
ns
tTSBCL
BCLKTDM Low
20
ns
tTSFS
FSTDM Setup
10
ns
To BCLKTDM falling
tTSFH
FSTDM Hold
10
ns
From BCLKTDM falling
tTSDDS
SDIN1 Setup
15
ns
To BCLKTDM falling
tTSDDH
SDIN1 Hold
15
ns
From BCLKTDM falling
AUXILIARY INTERFACE
tAXLRD
L/RCLK Delay
10
ns
From BCLK falling
tAXDD
Data Delay
10
ns
From BCLK falling
tAXBD
AUXBCLK Delay
20
ns
From MCLK rising
*MCLK symmetry must be better than 60:40 or 40:60.
Specifications subject to change without notice.
(Guaranteed over –40 C to +85 C, AVDD = DVDD = 5 V
10%)
相關(guān)PDF資料
PDF描述
AD1835AASZ IC CODEC 2ADC/8DAC 24BIT 52-MQFP
AD1836ACSZ IC CODEC 4ADC/6DAC 24 BIT 52MQFP
AD1838AASZ IC CODEC 2ADC/6DAC 24 BIT 52MQFP
AD1851RZ-J IC DAC AUDIO FASTSET 16B 16SOIC
AD1852JRSZRL IC DAC STEREO 24BIT 28-SSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD1833ACST 制造商:Analog Devices 功能描述:DAC 6-CH Delta-Sigma 24-bit 48-Pin LQFP 制造商:Rochester Electronics LLC 功能描述:6 CHANNEL 24 BIT 192 KHZ DAC I.C. - Bulk 制造商:Analog Devices 功能描述:IC 24BIT DAC SMD 1833 LQFP48
AD1833ACST-REEL 制造商:Analog Devices 功能描述:DAC 6-CH Delta-Sigma 24-bit 48-Pin LQFP T/R 制造商:Rochester Electronics LLC 功能描述:6 CHANNEL 24 BIT 192 KHZ DAC I.C. - Tape and Reel
AD1833ACSTZ 功能描述:IC DAC AUDIO 24BIT 6CH 48LQFP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:2,400 系列:- 設(shè)置時(shí)間:- 位數(shù):18 數(shù)據(jù)接口:串行 轉(zhuǎn)換器數(shù)目:3 電壓電源:模擬和數(shù)字 功率耗散（最大）:- 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:36-TFBGA 供應(yīng)商設(shè)備封裝:36-TFBGA 包裝:帶卷 (TR) 輸出數(shù)目和類型:* 采樣率（每秒）:*
AD1833AST 制造商:Rochester Electronics LLC 功能描述:6 CHANNEL 24 BIT 192 KHZ DAC - Tape and Reel
AD1833AST-REEL 制造商:Rochester Electronics LLC 功能描述:- Tape and Reel
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*