- 您現(xiàn)在的位置：買賣IC網 > PDF目錄4497 > A54SX08A-TQG144I (Microsemi SoC)IC FPGA SX 12K GATES 144-TQFP PDF資料下載
參數(shù)資料
| 型號： | A54SX08A-TQG144I |
| 廠商： | Microsemi SoC |
| 文件頁數(shù)： | 60/108頁 |
| 文件大小： | 0K |
| 描述： | IC FPGA SX 12K GATES 144-TQFP |
| 標準包裝： | 60 |
| 系列： | SX-A |
| LAB/CLB數(shù)： | 768 |
| 輸入/輸出數(shù)： | 113 |
| 門數(shù)： | 12000 |
| 電源電壓： | 2.25 V ~ 5.25 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 144-LQFP |
| 供應商設備封裝： | 144-TQFP（20x20） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁當前第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁
SX-A Family FPGAs
v5.3
2-35
tINYH
Input Data Pad to Y High 5 V PCI
0.7
0.8
0.9
1.0
1.4
ns
tINYL
Input Data Pad to Y Low 5 V PCI
0.9
1.1
1.2
1.4
1.9
ns
tINYH
Input Data Pad to Y High 5 V TTL
0.9
1.1
1.2
1.4
1.9
ns
tINYL
Input Data Pad to Y Low 5 V TTL
1.4
1.6
1.8
2.1
2.9
ns
Input Module Predicted Routing Delays3
tIRD1
FO = 1 Routing Delay
0.3
0.4
0.6
ns
tIRD2
FO = 2 Routing Delay
0.4
0.5
0.6
0.8
ns
tIRD3
FO = 3 Routing Delay
0.5
0.6
0.7
0.8
1.1
ns
tIRD4
FO = 4 Routing Delay
0.7
0.8
0.9
1
1.4
ns
tIRD8
FO = 8 Routing Delay
1.2
1.4
1.5
1.8
2.5
ns
tIRD12
FO = 12 Routing Delay
1.7
2
2.2
2.6
3.6
ns
Table 2-28 A54SX32A Timing Characteristics (Continued)
(Worst-Case Commercial Conditions, VCCA = 2.25 V, VCCI = 3.0 V, TJ = 70°C)
Parameter
Description
–3 Speed1
–2 Speed
–1 Speed
Std. Speed
–F Speed
Units
Min. Max. Min. Max. Min. Max. Min. Max. Min. Max.
Notes:
1. All –3 speed grades have been discontinued.
2. For dual-module macros, use tPD + tRD1 + tPDn , tRCO + tRD1 + tPDn , or tPD1 + tRD1 + tSUD , whichever is appropriate.
3. Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating device
performance. Post-route timing analysis or simulation is required to determine actual performance.
相關PDF資料 |
PDF描述 |
|---|---|
| A54SX08A-1TQG144 | IC FPGA SX 12K GATES 144-TQFP |
| HMM44DRYS | CONN EDGECARD 88POS DIP .156 SLD |
| ASM10DRES | CONN EDGECARD 20POS .156 EYELET |
| RSC49DRYS-S734 | CONN EDGECARD 98POS DIP .100 SLD |
| RMC49DRYS-S734 | CONN EDGECARD 98POS DIP .100 SLD |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| A54SX08A-TQG208 | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:SX-A Family FPGAs |
| A54SX08A-TQG208A | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:SX-A Automotive Family FPGAs |
| A54SX08A-TQG208B | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:SX-A Family FPGAs |
| A54SX08A-TQG208I | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:SX-A Family FPGAs |
| A54SX08A-TQG208M | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:SX-A Family FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復。