tADH Addres" />
    <thead id="abssk"><sup id="abssk"></sup></thead>
    <input id="abssk"><sup id="abssk"></sup></input>
    • <dl id="abssk"><menuitem id="abssk"></menuitem></dl>
    <small id="abssk"><small id="abssk"></small></small>
    <thead id="abssk"><ul id="abssk"></ul></thead>
    <kbd id="abssk"><label id="abssk"><wbr id="abssk"></wbr></label></kbd>
    •
    參數(shù)資料
    型號： A42MX16-PQG208I
    廠商： Microsemi SoC
    文件頁數(shù)： 126/142頁
    文件大?。?/td> 0K
    描述： IC FPGA MX SGL CHIP 24K 208-PQFP
    標(biāo)準(zhǔn)包裝： 24
    系列： MX
    輸入/輸出數(shù)： 140
    門數(shù)： 24000
    電源電壓： 3 V ~ 3.6 V，4.5 V ~ 5.5 V
    安裝類型： 表面貼裝
    工作溫度： -40°C ~ 85°C
    封裝/外殼： 208-BFQFP
    供應(yīng)商設(shè)備封裝： 208-PQFP（28x28）
    40MX and 42MX FPGA Families
    1- 80
    R e v i sio n 1 1
    Synchronous SRAM Operations (continued)
    tADH
    Address/Data Hold Time
    0.0
    ns
    tRENSU
    Read Enable Set-Up
    0.9
    1.0
    1.1
    1.3
    1.8
    ns
    tRENH
    Read Enable Hold
    4.8
    5.3
    6.0
    7.0
    9.8
    ns
    tWENSU
    Write Enable Set-Up
    3.8
    4.2
    4.8
    5.6
    7.8
    ns
    tWENH
    Write Enable Hold
    0.0
    ns
    tBENS
    Block Enable Set-Up
    3.9
    4.3
    4.9
    5.7
    8.0
    ns
    tBENH
    Block Enable Hold
    0.0
    ns
    Asynchronous SRAM Operations
    tRPD
    Asynchronous Access Time
    11.3
    12.6
    14.3
    16.8
    23.5
    ns
    tRDADV
    Read Address Valid
    12.3
    13.7
    15.5
    18.2
    25.5
    ns
    tADSU
    Address/Data Set-Up Time
    2.3
    2.5
    2.8
    3.4
    4.8
    ns
    tADH
    Address/Data Hold Time
    0.0
    ns
    tRENSUA
    Read Enable Set-Up to Address
    Valid
    0.9
    1.0
    1.1
    1.3
    1.8
    ns
    tRENHA
    Read Enable Hold
    4.8
    5.3
    6.0
    7.0
    9.8
    ns
    tWENSU
    Write Enable Set-Up
    3.8
    4.2
    4.8
    5.6
    7.8
    ns
    tWENH
    Write Enable Hold
    0.0
    ns
    tDOH
    Data Out Hold Time
    1.8
    2.0
    2.1
    2.5
    3.5
    ns
    Input Module Propagation Delays
    tINPY
    Input Data Pad-to-Y
    1.4
    1.6
    1.8
    2.1
    3.0
    ns
    tINGO
    Input Latch Gate-to-Output
    2.0
    2.2
    2.5
    2.9
    4.1
    ns
    tINH
    Input Latch Hold
    0.0
    ns
    tINSU
    Input Latch Set-Up
    0.7
    0.8
    1.0
    1.4
    ns
    tILA
    Latch Active Pulse Width
    6.5
    7.3
    8.2
    9.7
    13.5
    ns
    Table 1-39 A42MX36 Timing Characteristics (Nominal 3.3 V Operation) (continued)
    (Worst-Case Commercial Conditions, VCCA = 3.0 V, TJ = 70°C)
    –3 Speed
    –2 Speed
    –1 Speed
    Std Speed –F Speed
    Parameter / Description
    Min. Max. Min. Max. Min. Max. Min. Max. Min. Max. Units
    Notes:
    1. For dual-module macros, use tPD1 + tRD1 + tPDn, tCO + tRD1 + tPDn, or tPD1 + tRD1 + tSUD, whichever is appropriate.
    2. Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for
    estimating device performance. Post-route timing analysis or simulation is required to determine actual performance.
    3. Data applies to macros based on the S-module. Timing parameters for sequential macros constructed from C-modules
    can be obtained from the Timer utility.
    4. Set-up and hold timing parameters for the Input Buffer Latch are defined with respect to the PAD and the D input.
    External setup/hold timing parameters must account for delay from an external PAD signal to the G inputs. Delay from an
    external PAD signal to the G input subtracts (adds) to the internal setup (hold) time.
    5. Delays based on 35 pF loading.
    相關(guān)PDF資料
    PDF描述
    A42MX16-2PQ100 IC FPGA MX SGL CHIP 24K 100-PQFP
    A1020B-PQ100C IC FPGA 2K GATES 100-PQFP COM
    5745653-5 CONN BACKSHELL DB25 90DEG METAL
    A1020B-PQG100C IC FPGA 2K GATES 100-PQFP COM
    5745653-4 CONN BACKSHELL DB25 90DEG METAL
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    A42MX16-PQG208M 制造商:Microsemi Corporation 功能描述:FPGA 24K GATES 608 CELLS 103MHZ/172MHZ 0.45UM 3.3V/5V 208PQF - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 140 I/O 208PQFP
    A42MX16-TQ176 功能描述:IC FPGA MX SGL CHIP 24K 176-TQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA（27X27）
    A42MX16-TQ176A 功能描述:IC FPGA MX SGL CHIP 24K 176-TQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA（27X27）
    A42MX16-TQ176I 功能描述:IC FPGA MX SGL CHIP 24K 176-TQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA（27X27）
    A42MX16-TQ176M 制造商:Microsemi Corporation 功能描述:FPGA 24K GATES 608 CELLS 103MHZ/172MHZ 0.45UM 3.3V/5V 176TQF - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA MX SGL CHIP 24K 176-TQFP 制造商:Microsemi Corporation 功能描述:IC FPGA 140 I/O 176TQFP
    發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

    采購需求

    (若只采購一條型號，填寫一行即可)

    發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

    發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

    *型號 *數(shù)量 廠商 批號 封裝
    添加更多采購

    我的聯(lián)系方式

    *
    *
    *