Revision 13 2-23 Table 2-25 Summary of I/O Timing Characteristics—Software Default Settings –" />
  • <table id="uwx7g"><delect id="uwx7g"></delect></table>
    <li id="uwx7g"><form id="uwx7g"><xmp id="uwx7g"></xmp></form></li>
  • <var id="uwx7g"><pre id="uwx7g"><sup id="uwx7g"></sup></pre></var><dfn id="uwx7g"><input id="uwx7g"><legend id="uwx7g"></legend></input></dfn>
    <thead id="uwx7g"></thead>
    <form id="uwx7g"><meter id="uwx7g"></meter></form>
  • <dd id="uwx7g"></dd>
    <var id="uwx7g"></var>
  • <span id="uwx7g"></span>
  • <big id="uwx7g"><tr id="uwx7g"></tr></big>
  • <rp id="uwx7g"><tr id="uwx7g"><sub id="uwx7g"></sub></tr></rp>
    參數(shù)資料
    型號: A3P600-2FG256I
    廠商: Microsemi SoC
    文件頁數(shù): 152/220頁
    文件大?。?/td> 0K
    描述: IC FPGA 1KB FLASH 600K 256-FBGA
    標準包裝: 90
    系列: ProASIC3
    RAM 位總計: 110592
    輸入/輸出數(shù): 177
    門數(shù): 600000
    電源電壓: 1.425 V ~ 1.575 V
    安裝類型: 表面貼裝
    工作溫度: -40°C ~ 85°C
    封裝/外殼: 256-LBGA
    供應商設備封裝: 256-FPBGA(17x17)
    第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁當前第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁
    ProASIC3 Flash Family FPGAs
    Revision 13
    2-23
    Table 2-25 Summary of I/O Timing Characteristics—Software Default Settings
    –2 Speed Grade, Commercial-Case Conditions: TJ = 70°C, Worst Case VCC = 1.425 V,
    Worst-Case VCCI (per standard)
    Standard Plus I/O Banks
    I/O Standard
    D
    rive
    S
    tre
    ng
    th
    Equiv
    .Sof
    tware
    Default
    Dri
    v
    eS
    tre
    ng
    th
    Opt
    ion
    1
    Slew
    Rate
    C
    ap
    a
    citive
    L
    o
    a
    d
    (pF
    )
    Ex
    tern
    al
    Re
    sistor
    t DO
    UT
    (ns)
    t DP
    (ns)
    t DI
    N
    (ns)
    t PY
    (ns)
    t EOUT
    (ns)
    t ZL
    (ns)
    t ZH
    (ns)
    t LZ
    (ns)
    t HZ
    (ns)
    t ZL
    S
    (ns)
    t ZH
    S
    (n
    s)
    Un
    it
    s
    3.3 V LVTTL /
    3.3 V LVCMOS
    12 mA 12 mA High 35
    – 0.45 2.36 0.03 0.75 0.32 2.40 1.93 2.08 2.41 4.07 3.60 ns
    3.3 V LVCMOS
    Wide Range2
    100 A 12 mA High 35
    – 0.45 3.65 0.03 1.14 0.32 3.65 2.93 3.22 3.72 6.18 5.46 ns
    2.5 V LVCMOS 12 mA 12 mA High 35
    – 0.45 2.39 0.03 0.97 0.32 2.44 2.35 2.11 2.32 4.11 4.02 ns
    1.8 V LVCMOS
    8 mA 8 mA High 35
    – 0.45 3.03 0.03 0.90 0.32 2.87 3.03 2.19 2.32 4.54 4.70 ns
    1.5 V LVCMOS
    4 mA 4 mA High 35
    – 0.45 3.61 0.03 1.06 0.32 3.35 3.61 2.26 2.34 5.02 5.28 ns
    3.3 V PCI
    Per
    PCI
    spec
    High 10 25 4 0.45 1.72 0.03 0.64 0.32 1.76 1.27 2.08 2.41 3.42 2.94 ns
    3.3 V PCI-X
    Per
    PCI-X
    spec
    High 10 25 4 0.45 1.72 0.03 0.62 0.32 1.76 1.27 2.08 2.41 3.42 2.94 ns
    Notes:
    1. The minimum drive strength for any LVCMOS 3.3 V software configuration when run in wide range is ±100 A. Drive
    strength displayed in the software is supported for normal range only. For a detailed I/V curve, refer to the IBIS models.
    2. All LVCMOS 3.3 V software macros support LVCMOS 3.3 V wide range as specified in the JESD8-B specification.
    3. For specific junction temperature and voltage supply levels, refer to Table 2-6 on page 2-6 for derating values.
    4. Resistance is used to measure I/O propagation delays as defined in PCI specifications. See Figure 2-10 on page 2-63 for
    connectivity. This resistor is not required during normal operation.
    相關PDF資料
    PDF描述
    IDT71V416S10BEG IC SRAM 4MBIT 10NS 48FBGA
    M1A3P600-2FGG256I IC FPGA 1KB FLASH 600K 256-FBGA
    M1A3P600-2FG256I IC FPGA 1KB FLASH 600K 256-FBGA
    A54SX16A-1FG256 IC FPGA SX 24K GATES 256-FBGA
    A54SX16A-FG256I IC FPGA SX 24K GATES 256-FBGA
    相關代理商/技術參數(shù)
    參數(shù)描述
    A3P600-2FG484 功能描述:IC FPGA 1KB FLASH 600K 484-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:ProASIC3 標準包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應商設備封裝:256-FPBGA(17x17)
    A3P600-2FG484I 功能描述:IC FPGA 1KB FLASH 600K 484-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:ProASIC3 標準包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應商設備封裝:484-FPBGA(27X27)
    A3P600-2FGG144 功能描述:IC FPGA 1KB FLASH 600K 144-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:ProASIC3 標準包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應商設備封裝:256-FPBGA(17x17)
    A3P600-2FGG144ES 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC3 Flash Family FPGAs
    A3P600-2FGG144I 功能描述:IC FPGA 1KB FLASH 600K 144-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:ProASIC3 標準包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應商設備封裝:256-FPBGA(17x17)