- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4178 > A14V40A-VQG100C (Microsemi SoC)IC FPGA 4K GATES 3.3V 100-VQFP PDF資料下載
參數(shù)資料
| 型號： | A14V40A-VQG100C |
| 廠商： | Microsemi SoC |
| 文件頁數(shù)： | 26/90頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 4K GATES 3.3V 100-VQFP |
| 產(chǎn)品變化通告： | A1440A Family Discontinuation 24/Jan/2012 |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | ACT™ 3 |
| LAB/CLB數(shù)： | 564 |
| 輸入/輸出數(shù)： | 83 |
| 門數(shù)： | 4000 |
| 電源電壓： | 3 V ~ 3.6 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 70°C |
| 封裝/外殼： | 100-TQFP |
| 供應(yīng)商設(shè)備封裝： | 100-VQFP（14x14） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當(dāng)前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁
Detailed Specifications
2- 24
R e visio n 3
A1415A, A14V15A Timing Characteristics (continued)
Table 2-20 A1415A, A14V15A Worst-Case Commercial Conditions, VCC = 4.75 V, TJ = 70°C
I/O Module – TTL Output Timing1
–3 Speed2 –2 Speed2 –1 Speed Std. Speed 3.3 V Speed1 Units
Parameter/Description
Min. Max. Min. Max. Min. Max. Min. Max.
Min.
Max.
tDHS
Data to Pad, High Slew
5.0
5.6
6.4
7.5
9.8
ns
tDLS
Data to Pad, Low Slew
8.0
9.0
10.2
12.0
15.6
ns
tENZHS Enable to Pad, Z to H/L, High Slew
4.0
4.5
5.1
6.0
7.8
ns
tENZLS Enable to Pad, Z to H/L, Low Slew
7.4
8.3
9.4
11.0
14.3
ns
tENHSZ Enable to Pad, H/L to Z, High Slew
6.5
7.5
8.5
10.0
13.0
ns
tENLSZ Enable to Pad, H/L to Z, Low Slew
6.5
7.5
8.5
10.0
13.0
ns
tCKHS
IOCLK Pad to Pad H/L, High Slew
7.5
9.0
10.0
13.0
ns
tCKLS
IOCLK Pad to Pad H/L, Low Slew
11.3
13.5
15.0
19.5
ns
dTLHHS Delta Low to High, High Slew
0.02
0.03
0.04
ns/pF
dTLHLS Delta Low to High, Low Slew
0.05
0.06
0.07
0.09
ns/pF
dTHLHS Delta High to Low, High Slew
0.04
0.05
0.07
ns/pF
dTHLLS Delta High to Low, Low Slew
0.05
0.06
0.07
0.09
ns/pF
I/O Module – CMOS Output Timing1
tDHS
Data to Pad, High Slew
6.2
7.0
7.9
9.3
12.1
ns
tDLS
Data to Pad, Low Slew
11.7
13.1
14.9
17.5
22.8
ns
tENZHS Enable to Pad, Z to H/L, High Slew
5.2
5.9
6.6
7.8
10.1
ns
tENZLS Enable to Pad, Z to H/L, Low Slew
8.9
10.0
11.3
13.3
17.3
ns
tENHSZ Enable to Pad, H/L to Z, High Slew
6.7
7.5
8.5
10.0
13.0
ns
tENLSZ Enable to Pad, H/L to Z, Low Slew
6.7
7.5
9.0
10.0
13.0
ns
tCKHS
IOCLK Pad to Pad H/L, High Slew
8.9
10.7
11.8
15.3
ns
tCKLS
IOCLK Pad to Pad H/L, Low Slew
13.0
15.6
17.3
22.5
ns
dTLHHS Delta Low to High, High Slew
0.04
0.05
0.06
0.08
ns/pF
dTLHLS Delta Low to High, Low Slew
0.07
0.08
0.09
0.11
0.14
ns/pF
dTHLHS Delta High to Low, High Slew
0.03
0.04
0.05
ns/pF
dTHLLS Delta High to Low, Low Slew
0.04
0.05
0.07
ns/pF
Notes:
1. Delays based on 35 pF loading.
2. The –2 and –3 speed grades have been discontinued. Please refer to the Product Discontinuation Notices (PDNs) listed
below:
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A1425A-VQG100C | IC FPGA 2500 GATES 100-VQFP |
| HSC65DRYS | CONN EDGECARD 130PS DIP .100 SLD |
| A1440A-VQG100I | IC FPGA 4K GATES 100-VQFP |
| A1440A-1VQG100C | IC FPGA 4K GATES 100-VQFP |
| ASC65DRTS | CONN EDGECARD 130PS .100 DIP SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A14V60AA-1BG208B | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Accelerator Series FPGAs - ACT 3Family |
| A14V60AA-1BG208C | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Accelerator Series FPGAs - ACT 3Family |
| A14V60AA-1BG208I | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Accelerator Series FPGAs - ACT 3Family |
| A14V60AA-1BG208M | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Accelerator Series FPGAs - ACT 3Family |
| A14V60AA-1CQ208B | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Accelerator Series FPGAs - ACT 3Family |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。