Table 2-26 A1440A, A14V40A Worst-Case Commercial " />
參數(shù)資料
型號(hào)： A1460A-1CQ196C
廠商： Microsemi SoC
文件頁(yè)數(shù)： 32/90頁(yè)
文件大?。?/td> 0K
描述： IC FPGA 6K GATES 196-CQFP
標(biāo)準(zhǔn)包裝： 1
系列： ACT™ 3
LAB/CLB數(shù)： 848
輸入/輸出數(shù)： 168
門(mén)數(shù)： 6000
電源電壓： 4.5 V ~ 5.5 V
安裝類(lèi)型： 表面貼裝
工作溫度： 0°C ~ 70°C
封裝/外殼： 196-BCQFP，帶拉桿
供應(yīng)商設(shè)備封裝： 196-CQFP（63.5x63.5）
Detailed Specifications
2- 30
R e visio n 3
A1440A, A14V40A Timing Characteristics
Table 2-26 A1440A, A14V40A Worst-Case Commercial Conditions, VCC = 4.75 V, TJ = 70°C
1
Logic Module Propagation Delays2
–3 Speed 3
–2 Speed3
–1 Speed
Std. Speed
3.3 V Speed1 Units
Parameter/Description
Min.
Max.
Min. Max. Min.
Max.
Min.
Max.
Min.
Max.
tPD
Internal Array Module
2.0
2.3
2.6
3.0
3.9
ns
tCO
Sequential Clock to Q
2.0
2.3
2.6
3.0
3.9
ns
tCLR
Asynchronous Clear to Q
2.0
2.3
2.6
3.0
3.9
ns
Predicted Routing Delays4
tRD1
FO = 1 Routing Delay
0.9
1.0
1.1
1.3
1.7
ns
tRD2
FO = 2 Routing Delay
1.2
1.4
1.6
1.8
2.4
ns
tRD3
FO = 3 Routing Delay
1.4
1.6
1.8
2.1
2.8
ns
tRD4
FO = 4 Routing Delay
1.7
1.9
2.2
2.5
3.3
ns
tRD8
FO = 8 Routing Delay
2.8
3.2
3.6
4.2
5.5
ns
Logic Module Sequential Timing
tSUD
Flip-Flop Data Input Setup
0.5
0.6
0.7
0.8
ns
tHD
Flip-Flop Data Input Hold
0.0
ns
tSUD
Latch Data Input Setup
0.5
0.6
0.7
0.8
ns
tHD
Latch Data Input Hold
0.0
ns
tWASYN Asynchronous Pulse Width
1.9
2.4
3.2
3.8
4.8
ns
tWCLKA Flip-Flop Clock Pulse Width
1.9
2.4
3.2
3.8
4.8
ns
tA
Flip-Flop Clock Input Period
4.0
5.0
6.8
8.0
10.0
ns
fMAX
Flip-Flop Clock Frequency
250
200
150
125
100
MHz
Notes:
1. VCC = 3.0 V for 3.3 V specifications.
2. For dual-module macros, use tPD + tRD1 + tPDn + tCO + tRD1 + tPDn or tPD1 + tRD1 + tSUD, whichever is appropriate.
3. The –2 and –3 speed grades have been discontinued. Refer to PDN 0104, PDN 0203, PDN 0604, and PDN 1004 at
4. Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for
estimating device performance. Post-route timing analysis or simulation is required to determine actual worst-case
performance. Post-route timing is based on actual routing delay measurements performed on the device prior to
shipment.
相關(guān)PDF資料
PDF描述
ASC50DRTN-S734 CONN EDGECARD 100PS DIP .100 SLD
EP2SGX60DF780I4N IC STRATIX II GX 60K 780-FBGA
24LC01BHT-I/ST IC EEPROM 1KBIT 400KHZ 8TSSOP
EP2SGX60DF780C3N IC STRATIX II GX 60K 780-FBGA
ASC50DRTH-S734 CONN EDGECARD 100PS DIP .100 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
A1460A-1CQ196M 制造商:Microsemi Corporation 功能描述:FPGA ACT 3 Family 6K Gates 848 Cells 125MHz 0.8um (CMOS) Technology 5V 196-Pin CQFP 制造商:Microsemi Corporation 功能描述:FPGA ACT 3 Family 6K Gates 848 Cells 125MHz 0.8um Technology 5V 196-Pin CQFP 制造商:Microsemi Corporation 功能描述:FPGA ACT 3 6K GATES 848 CELLS 125MHZ 0.8UM 5V 196CQFP - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 6K GATES 196-CQFP
A1460A-1CQ256B 制造商:ACTEL 制造商全稱(chēng):Actel Corporation 功能描述:HiRel FPGAs
A1460A-1CQ256C 制造商:ACTEL 制造商全稱(chēng):Actel Corporation 功能描述:HiRel FPGAs
A1460A-1CQ256E 制造商:ACTEL 制造商全稱(chēng):Actel Corporation 功能描述:HiRel FPGAs
A1460A-1CQ256M 制造商:ACTEL 制造商全稱(chēng):Actel Corporation 功能描述:HiRel FPGAs
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*