- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4362 > A1020B-CQ84C (Microsemi SoC)IC FPGA 2K GATES 84-CQFP COM PDF資料下載
參數(shù)資料
| 型號： | A1020B-CQ84C |
| 廠商： | Microsemi SoC |
| 文件頁數(shù)： | 50/98頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 2K GATES 84-CQFP COM |
| 標(biāo)準(zhǔn)包裝： | 9 |
| 系列： | ACT™ 1 |
| LAB/CLB數(shù)： | 547 |
| 輸入/輸出數(shù)： | 69 |
| 門數(shù)： | 2000 |
| 電源電壓： | 4.5 V ~ 5.5 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 70°C |
| 封裝/外殼： | 84-CQFP 裸露焊盤和系桿 |
| 供應(yīng)商設(shè)備封裝： | 84-CQFP（42x42） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁當(dāng)前第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁
54
A3 22 00 DX Ti m i n g Ch ar ac te r i st i c s (continued)
(Wor s t - C as e M i l i t a r y Cond i t i o n s , V CC = 4.5 V, TJ = 1 25°C)
‘–1’ Speed
‘Std’ Speed
Parameter
Description
Min.
Max.
Min.
Max.
Units
Input Module Propagation Delays
tINPY
Input Data Pad to Y
1.9
2.6
ns
tINGO
Input Latch Gate-to-Output
4.6
6.0
ns
tINH
Input Latch Hold
0.0
ns
tINSU
Input Latch Setup
0.7
0.9
ns
tILA
Latch Active Pulse Width
6.1
8.1
ns
Input Module Predicted Routing Delays1
t
FO=1 Routing Delay
2.6
3.5
ns
tIRD2
FO=2 Routing Delay
3.4
4.6
ns
tIRD3
FO=3 Routing Delay
4.6
6.1
ns
tIRD4
FO=4 Routing Delay
5.4
7.2
ns
tIRD5
FO=8 Routing Delay
7.0
9.3
ns
Global Clock Network
tCKH
Input Low to High
FO=32
FO=635
7.3
8.5
9.8
11.3
ns
tCKL
Input High to Low
FO=32
FO=635
7.2
9.3
9.6
12.5
ns
tPWH
Minimum Pulse Width High
FO=32
FO=635
3.2
3.9
4.3
5.2
ns
tPWL
Minimum Pulse Width Low
FO=32
FO=635
3.2
3.9
4.3
5.2
ns
tCKSW
Maximum Skew
FO=32
FO=635
1.8
2.4
ns
tSUEXT
Input Latch External Setup
FO=32
FO=635
0.0
ns
tHEXT
Input Latch External Hold
FO=32
FO=635
3.0
3.8
4.0
5.1
ns
tP
Minimum Period (1/fmax)
FO=32
FO=635
5.8
6.8
7.7
9.1
ns
fHMAX
Maximum Datapath Frequency
FO=32
FO=635
172
147
130
110
MHz
Note:
1.
Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating device
performance. Post-route timing analysis or simulation is required to determine actual worst-case performance. Post-route timing is
based on actual routing delay measurements performed on the device prior to shipment. Optimization techniques may further reduce
delays by 0 to 4 ns.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 170-025-173L020 | CONN DB25 CRIMP MALE NICKEL |
| A1460A-TQG176C | IC FPGA 6K GATES 176-TQFP |
| 170-025-173L010 | CONN DB25 CRIMP MALE NICKEL |
| ASM36DRST-S664 | CONN EDGECARD 72POS DIP .156 SLD |
| 170-025-172L030 | CONN DB25 CRIMP MALE TIN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A1020B-CQ84E | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| A1020B-CQ84M | 制造商:Microsemi Corporation 功能描述:IC FPGA 2K GATES 84-CQFP MIL 制造商:Microsemi Corporation 功能描述:IC FPGA 69 I/O 84CQFP |
| A1020B-PG84B | 制造商:Microsemi SOC Products Group 功能描述:FPGA ACT 1 2K GATES 547 CELLS 48MHZ 1.0UM 5V 84CPGA - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 2K GATES 84-CPGA MIL |
| A1020B-PG84C | 功能描述:IC FPGA 2K GATES 84-CPGA COM RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:ACT™ 1 標(biāo)準(zhǔn)包裝:1 系列:ProASICPLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計(jì):129024 輸入/輸出數(shù):248 門數(shù):600000 電源電壓:2.3 V ~ 2.7 V 安裝類型:表面貼裝 工作溫度:- 封裝/外殼:352-BFCQFP，帶拉桿 供應(yīng)商設(shè)備封裝:352-CQFP（75x75） |
| A1020B-PG84E | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。