參數(shù)資料
型號(hào)： 953002CFLFT
廠商： INTEGRATED DEVICE TECHNOLOGY INC
元件分類： 時(shí)鐘產(chǎn)生/分配
英文描述： 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56
封裝： 0.300 INCH, ROHS COMPLIANT, MO-118, SSOP-56
文件頁(yè)數(shù)： 19/35頁(yè)
文件大小： 280K
代理商： 953002CFLFT
26
Integrated
Circuit
Systems, Inc.
ICS953002
0924—11/18/09
I
2C Table: Output Divider Control Register
Bit 7
Reserved
RW
1
Bit 6
Reserved
RW
1
Bit 5
Reserved
RW
1
Bit 4
Reserved
RW
1
Bit 3
AGP/PCIDiv3
RW
0000:/4
0100:/8
1000:/16
1100:/32
X
Bit 2
AGP/PCIDiv2
RW
0001:/3
0101:/6
1001:/12
1101:/24
X
Bit 1
AGP/PCIDiv1
RW
0010:/5
0110:/10 1010:/20
1110:/40
X
Bit 0
AGP/PCIDiv0
RW
0011:/9
0111:/18 1011:/36
1111:/72
X
I
2C Table: PLL2 Frequency Control Register
Bit 7
N Div8
N Divider Prog bit 8
RW
X
Bit 6
N Div9
N Divider Prog bit 9
RW
X
Bit 5
M Div5
RW
X
Bit 4
M Div4
RW
X
Bit 3
M Div3
RW
X
Bit 2
M Div2
RW
X
Bit 1
M Div1
RW
X
Bit 0
M Div0
RW
X
I
2C Table: PLL2 Frequency Control Register
Bit 7
N Div7
RW
X
Bit 6
N Div6
RW
X
Bit 5
N Div5
RW
X
Bit 4
N Div4
RW
X
Bit 3
N Div3
RW
X
Bit 2
N Div2
RW
X
Bit 1
N Div1
RW
X
Bit 0
N Div0
RW
X
I
2C Table: PLL2 Spread Spectrum Control Register
Bit 7
SSP7
RW
X
Bit 6
SSP6
RW
X
Bit 5
SSP5
RW
X
Bit 4
SSP4
RW
X
Bit 3
SSP3
RW
X
Bit 2
SSP2
RW
X
Bit 1
SSP1
RW
X
Bit 0
SSP0
RW
X
1
--
-
The decimal representation of M and N
Divier in Byte 17 and 18 will configure the
PLL2 VCO frequency. Default at power
up = latch-in or Byte 0 Rom table.
VCO Frequency = 14.318 x [NDiv(9:0)+8]
/ [MDiv(5:0)+2]
M Divider
Programming bits
Type
0
1
0
Byte 16
Pin #
Name
Control Function
-
1
-
N Divider Programming
b(7:0)
Byte 18
-
0
Byte 17
Pin #
Name
Control Function
-
The decimal representation of M and N
Divier in Byte 17 and 18 will configure the
PLL2 VCO frequency. Default at power
up = latch-in or Byte 0 Rom table.
VCO Frequency = 14.318 x [NDiv(9:0)+8]
/ [MDiv(5:0)+2]
-
PWD
Name
Control Function
-
Type
AGP/PCI Divider Ratio
Programmaing Bits
PLL1
-
Byte 19
Pin #
-
Name
Control Function
Type
PWD
01
These Spread Spectrum bits in Byte 19
and 20 will program the spread pecentage
of PLL2
Spread Spectrum
Programming b(7:0)
相關(guān)PDF資料
PDF描述
953220640112 TELECOM, CORDLESS, BASEBAND CIRCUIT, PDSO16
953220640118 TELECOM, CORDLESS, BASEBAND CIRCUIT, PDSO16
953220650512 TELECOM, CORDLESS, BASEBAND CIRCUIT, PDSO14
953220650518 TELECOM, CORDLESS, BASEBAND CIRCUIT, PDSO14
953237440112 TELECOM, CORDLESS, BASEBAND CIRCUIT, PDSO16
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
953002DFLF 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
953002DFLFT 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
953004-1 制造商:TE Connectivity 功能描述:SOCKET HEADER 32WAY 制造商:TE Connectivity 功能描述:SOCKET, HEADER, 32WAY 制造商:TE Connectivity 功能描述:SOCKET, HEADER, 32WAY; Connector Type:Wire to Board; Contact Termination:Through Hole Right Angle; Gender:Receptacle; No. of Contacts:32; No. of Rows:2; Pitch Spacing:2.54mm; Contact Plating:Tin; Contact Material:Bronz ;RoHS Compliant: Yes
953-004-1-100-2 制造商:3M Electronic Products Division 功能描述:
953008BFLF 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*