- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄24678 > 933999360112 (NXP SEMICONDUCTORS) 64 X 4 OTHER FIFO, 488 ns, PDIP16 PDF資料下載
參數(shù)資料
| 型號(hào)： | 933999360112 |
| 廠商： | NXP SEMICONDUCTORS |
| 元件分類： | FIFO |
| 英文描述： | 64 X 4 OTHER FIFO, 488 ns, PDIP16 |
| 封裝： | PLASTIC, SOT-38Z, DIP-16 |
| 文件頁(yè)數(shù)： | 6/19頁(yè) |
| 文件大小： | 125K |
| 代理商： | 933999360112 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)當(dāng)前第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)
September 1993
14
Philips Semiconductors
Product specication
4-Bit x 64-word FIFO register; 3-state
74HC/HCT7403
Master reset applied with FIFO full
Notes to Fig.8
1. DIR LOW, output ready HIGH; assume FIFO is full
2. MR pulse LOW; clears FIFO
3. DIR goes HIGH; flag indicates input prepared for valid data
4. DOR goes LOW; flag indicates FIFO empty
5. Qn outputs go LOW (only last bit will be reset).
Fig.8 Waveforms showing the MR input to DIR, DOR and Qn output propagation delays and the MR pulse width.
handbook, halfpage
t PHL
VM
(1)
t W
t PLH
DIR OUTPUT
VM
(1)
MR INPUT
VM
(1)
MGA668
Qn OUTPUT
t PHL
4
5
1
3
2
DOR OUTPUT
(1) HC : VM = 50%; VI = GND to VCC.
HCT: VM = 1.3 V; VI = GND to 3 V.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 933999370118 | 64 X 4 OTHER FIFO, 488 ns, PDSO16 |
| 933999390118 | 64 X 4 OTHER FIFO, 108 ns, PDSO16 |
| 933999390112 | 64 X 4 OTHER FIFO, 108 ns, PDSO16 |
| 933999380112 | 64 X 4 OTHER FIFO, 108 ns, PDIP16 |
| 0579196702 | 0.5 mm2, BRASS, TIN FINISH, WIRE TERMINAL |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 9339G-10683 | 制造商:Leach International Corporation 功能描述:CONTENT MANAGER - Bulk |
| 933BCAJC | 制造商:Motorola 功能描述:933 |
| 933D | 制造商:Switchcraft 功能描述:Switch Push Button SPDT Round Button 0.25A 30VA Momentary Contact Solder Panel Mount |
| 933DC | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| 933DM | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。